

产品特性

4 A峰值驱动输出能力

输出功率器件电阻: $<1\ \Omega$

去饱和保护

隔离故障输出

故障时软关断

隔离故障和就绪功能

低传播延迟: 55 ns(典型值)

最小脉冲宽度: 50 ns

工作温度范围: -40°C 至 $+125^{\circ}\text{C}$

输出电压范围至35 V

输入电压范围: 2.5 V至6 V

输出和输入欠压闭锁(UVLO)

爬电距离: 7.8 mm(最小值)

共模瞬变抗扰度(CMTI): 100 kV/ μs (最小值)

600 V rms或1092 V直流工作电压时寿命可达20年

安全和法规认证(申请中)

1分钟5 kV AC, 符合UL 1577

CSA元件验收通知5A

DIN V VDE V 0884-10 (VDE V 0884-10):2006-12

$V_{\text{IORM}} = 849\ \text{V}$ 峰值(基本)

应用

MOSFET/IGBT栅极驱动器

光伏(PV)逆变器

电机驱动

电源

概述

ADuM4136是一款单通道栅极驱动器, 专门针对驱动绝缘栅极双极性晶体管(IGBT)进行了优化。ADI公司的iCoupler®技术在输入信号与输出栅极驱动器之间实现隔离。

输出侧可以由单电源或双电源供电, 需要时支持负栅极驱动。

ADI公司芯片级变压器还提供芯片高压侧与低压侧之间的控制信息隔离通信。芯片状态信息可从专用输出读取。当器件副边出现故障时, 可以在原边对复位操作进行控制。

去饱和和检测电路集成在ADuM4136上, 提供高压下IGBT的短路工作保护。去饱和保护包含降低噪声干扰的功能, 比如在开关动作之后提供312 ns(典型值)的屏蔽时间, 用来屏蔽初始导通时产生的电压尖峰。内部537 μA (典型值)电流源有助于降低整体器件数量; 如需提高抗噪水平, 内部消隐开关也支持使用外部电流源。

考虑到IGBT通用阈值水平, 副边UVLO设置为12 V。

功能框图




图1.

Rev. 0

Document Feedback

Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners.

One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.
Tel: 781.329.4700 ©2016 Analog Devices, Inc. All rights reserved.
Technical Support www.analog.com

ADUM4136*产品页面快速链接

内容最后更新日期：2016/8/30

类似器件

查看类似器件的参数搜索

评估套件

- ADuM4136评估板

文档

应用笔记

- AN-1316：利用反激、SEPIC和Ćuk组合为IGBT电机驱动产生多个隔离偏置轨

数据手册

- ADuM4136：单电源/双电源高压隔离IGBT栅极驱动器数据手册

用户指南

- UG-1019：iCoupler、双电源、高压、隔离式IGBT栅极驱动器ADuM4136评估板

工具和仿真

- ADuM4136 IBIS模型

参考资料

技术文章

- 工业电机驱动中的栅极驱动和电流反馈信号隔离

设计资源

- ADuM4136材料声明
- PCN-PDN信息
- 质量和可靠性
- 原理图符号和PCB封装

讨论

查看在线技术支持论坛上关于ADuM4136的所有讨论

申请样片与购买

访问产品页面以查看定价

技术支持

提交技术问题或查找所在区域的技术支持电话号码

目录

产品特性	1	ESD警告	6
应用	1	引脚配置和功能描述	7
概述	1	典型性能参数	8
功能框图	1	应用信息	11
修订历史	2	PCB布局布线	11
技术规格	3	传播延迟相关参数	11
电气特性	3	保护特性	11
封装特性	4	功耗	13
法规信息	4	直流正确性和磁场抗扰度	13
隔离和安全相关特性	4	隔离寿命	13
DIN V VDE V 0884-10 (VDE V 0884-10)隔离特性	5	典型应用	15
建议工作条件	5	外形尺寸	16
绝对最大额定值	6	订购指南	16

修订历史

2016年7月—修订版0：初始版

技术规格

电气特性

低端电压以 V_{SS1} 为基准。高端电压以 GND_2 为基准； $2.5\text{ V} \leq V_{DD1} \leq 6\text{ V}$ ， $12\text{ V} \leq V_{DD2} \leq 35\text{ V}$ ， $T_J = -40^\circ\text{C}$ 至 $+125^\circ\text{C}$ 。除非另有说明，所有最小值/最大值规格适用于整个推荐的工作范围。所有典型规格均在 $T_J = 25^\circ\text{C}$ 、 $V_{DD1} = 5.0\text{ V}$ 、 $V_{SS2} = 0\text{ V}$ 、 $V_{DD2} = 15\text{ V}$ 条件下测得。

表1.

参数	符号	最小值	典型值	最大值	单位	测试条件/注释
直流规格						
高端电源						
输入电压						
V_{DD2}	V_{DD2}	12		35	V	$V_{DD2} - V_{SS2} \leq 35\text{ V}$
V_{SS2}	V_{SS2}	-15		0	V	
输入电流，静态						就绪高电平
V_{DD2}	$I_{DD2(Q)}$		3.62	4.49	mA	
V_{SS2}	$I_{SS2(Q)}$		4.82	6.21	mA	
逻辑电源						
V_{DD1} 输入电压	V_{DD1}	2.5		6	V	
输入电流	I_{DD1}					
输出低电平			1.78	2.17	mA	输出信号低电平
输出高电平			4.78	5.89	mA	输出信号高电平
逻辑输入(V_{I+} 、 V_{I-} 、 $\overline{\text{RESET}}$)						
输入电流(仅 V_{I+} 、 V_{I-})	I_I	-1	+0.01	+1	μA	
输入电压						
逻辑高电平	V_{IH}	$0.7 \times V_{DD1}$			V	$2.5\text{ V} \leq V_{DD1} - V_{SS1} \leq 5\text{ V}$
		3.5			V	$V_{DD1} - V_{SS1} > 5\text{ V}$
逻辑低电平	V_{IL}			$0.3 \times V_{DD1}$	V	$2.5\text{ V} \leq V_{DD1} - V_{SS1} \leq 5\text{ V}$
				1.5	V	$V_{DD1} - V_{SS1} > 5\text{ V}$
$\overline{\text{RESET}}$ 内置下拉电阻	$R_{\overline{\text{RESET}}_PD}$		300		k Ω	
欠压闭锁(UVLO)						
V_{DD1}						
趋正阈值	$V_{VDD1UV+}$		2.43	2.49	V	
趋负阈值	$V_{VDD1UV-}$	2.29	2.34		V	
迟滞	$V_{VDD1UVH}$		0.09		V	
V_{DD2}						
趋正阈值	$V_{VDD2UV+}$		11.6	12.0	V	
趋负阈值	$V_{VDD2UV-}$	10.4	11.2		V	
迟滞	$V_{VDD2UVH}$		0.4		V	
FAULT 下拉FET电阻	$R_{\text{FAULT_PD_FET}}$		11	50	Ω	测试电流为5 mA
READY 下拉FET电阻	$R_{\text{RDY_PD_FET}}$		11	50	Ω	测试电流为5 mA
去饱和(DESAT)						
去饱和检测比较器电压	$V_{\text{DESAT_TH}}$	8.66	9.2	9.57	V	
内部电流源	$I_{\text{DESAT_SRC}}$	466	537	592	μA	
热关断(TSD)						
TSD正边沿	$T_{\text{TSD_POS}}$		155		$^\circ\text{C}$	
TSD迟滞	$T_{\text{TSD_HYST}}$		20		$^\circ\text{C}$	
内部NMOS栅极导通电阻	$R_{\text{DSON_N}}$		322	625	m Ω	测试电流为250 mA
			325	625	m Ω	测试电流为1 A
内部PMOS栅极导通电阻	$R_{\text{DSON_P}}$		475	975	m Ω	测试电流为250 mA
			480	975	m Ω	测试电流为1 A
软关断NMOS导通电阻	$R_{\text{DSON_FAULT}}$		10.4	22	Ω	测试电流为250 mA
峰值电流			4.61		A	$V_{DD2} = 12\text{ V}$ ，2 Ω 栅极电阻
开关规格						
脉冲宽度 ¹	PW	50			ns	$C_L = 2\text{ nF}$ ， $V_{DD2} = 15\text{ V}$ ， $R_{\text{GON}}^2 = R_{\text{GOFF}}^2 = 3.9\text{ }\Omega$
RESET 去抖	$t_{\text{DEB_RESET}}$	500	615	700	ns	

ADuM4136

参数	符号	最小值	典型值	最大值	单位	测试条件/注释
传播延迟 ³	t_{DHL}, t_{DLH}	40	55	68	ns	$C_L = 2\text{ nF}$, $V_{DD2} = 15\text{ V}$, $R_{GON}^2 = R_{GOFF}^2 = 3.9\ \Omega$
传播延迟偏斜 ⁴	t_{PSK}			15	ns	$C_L = 2\text{ nF}$, $R_{GON}^2 = R_{GOFF}^2 = 3.9\ \Omega$
输出上升/下降时间(10%至90%)	t_R/t_F	11	16	22.9	ns	$C_L = 2\text{ nF}$, $V_{DD2} = 15\text{ V}$, $R_{GON}^2 = R_{GOFF}^2 = 3.9\ \Omega$
消隐电容放电开发屏蔽	t_{DESAT_DELAY}	213	312	615	ns	
向FAULT引脚报告去饱和故障的时间	t_{REPORT}		1.3	2	μs	
共模瞬变抗扰度(CMTI)	CM					
静态CMTI ⁵		100			kV/ μs	$V_{CM} = 1500\text{ V}$
动态CMTI ⁶		100			kV/ μs	$V_{CM} = 1500\text{ V}$

¹ 最小脉冲宽度指保证额定时序参数的最短脉冲宽度。

² 参见“功耗”部分。

³ t_{DLH} 传播延迟是指从输入上升逻辑高电平阈值 V_{IH} 到输出上升 V_{OUT} 信号10%阈值的时间。 t_{DHL} 传播延迟是指从输入下降逻辑低电平阈值 V_{IL} 到输出下降 V_{OUT} 信号90%阈值的时间。有关传播延迟参数的波形，参见图22。

⁴ t_{PSK} 指器件在建议工作条件范围内的相同工作温度、电源电压和输出负载下工作时测得的 t_{DLH} 和/或 t_{DHL} 的最差情况偏差。有关传播延迟参数的波形，参见图22。

⁵ 静态共模瞬变抗扰度定义为 V_{SS1} 和 V_{SS2} 之间的最高 dv/dt 值，其输入保持高电平或低电平，从而使输出电压保持在 $0.8 \times V_{DD2}$ (针对输出高电平)或0.8 V(针对输出低电平)。以超出建议水平的瞬态电压工作可能会导致暂时性的数据扰乱。

⁶ 动态共模瞬变抗扰度定义为 V_{SS1} 和 V_{SS2} 之间的最高 dv/dt 值，其开关边沿与瞬变测试脉冲重合。超出建议水平的瞬态电压工作可能会导致暂时性的数据扰乱。

封装特性

表2.

参数	符号	最小值	典型值	最大值	单位	测试条件/注释
电阻(输入侧到高端输出) ¹	R_{I-O}		10^{12}		Ω	
电容(输入侧到高端输出) ¹	C_{I-O}		2.0		pF	
输入电容	C_I		4.0		pF	
结至环境热阻	θ_{JA}		75.4		$^{\circ}\text{C}/\text{W}$	4层印刷电路板(PCB)
结至外壳热阻	θ_{JC}		35.4		$^{\circ}\text{C}/\text{W}$	4层PCB

¹ 假设器件为双端器件：引脚1至引脚8短接在一起，引脚9至引脚16短接在一起。

法规信息

ADuM4136正在接受表3所列机构的认证。

表3.

UL(申请中)	CSA(申请中)	VDE(申请中)
UL 1577 器件认证计划认证 ¹ 单一保护， 5000 V rms隔离电压	CSA元件验收通知5A批准 基本绝缘符合CSA 60950-1-07+A1+A2和IEC 60950-1第二版+A1+A2，780 V rms(1103 V峰值)最大工作电压 CSA 60950-1-07+A1+A2和IEC 60950-1第二版+A1+A2，390 V rms(551 V峰值)最大工作电压	VDE0884-10认证 ² 基本绝缘，849 V 峰值
文件E214100	文件205078	文件2471900-4880-0001

¹ 依据UL 1577，每个ADuM4136器件都经过1秒钟绝缘测试电压 $\geq 6000\text{ V rms}$ 的验证测试(漏电流检测限值为 $10\ \mu\text{A}$)。

² 依据DIN V VDE V 0884-10，每个ADuM4136器件都经过1秒钟绝缘测试电压 $\geq 1590\text{ V}$ 峰值的验证测试(局部放电检测限值为 5 pC)。器件标识中的星号(*)表示通过DIN V VDE V 0884-10认证。

隔离和安全相关特性

表4.

参数	符号	值	单位	测试条件/注释
额定电介质隔离电压		5000	V rms	持续1分钟
最小外部气隙(间隙)	L(I01)	7.8(最小值)	mm	测量输入端至输出端，隔空最短距离
最小外部爬电距离	L(I02)	7.8(最小值)	mm	测量输入端至输出端，沿壳体最短距离
最小内部间隙		0.026 (最小值)	mm	隔离距离
漏电阻抗(相对漏电指数)	CTI	>400	V	DIN IEC 112/VDE 0303第1部分
隔离组		II		材料组别(DIN VDE 0110，1/89，表1)

DIN V VDE V 0884-10 (VDE V 0884-10)隔离特性

通过保护电路保持安全数据。封装上的星号(*)标志表示通过560 V 峰值工作电压的DIN V VDE V 0884-10认证。

表5. VDE特性

描述	测试条件/注释	符号	特性	单位
DIN VDE 0110装置分类			I至IV	
额定市电电压≤150 V rms			I至III	
额定市电电压≤300 V rms			I至II	
额定市电电压≤400 V rms			40/105/21	
环境分类			2	
污染度(DIN VDE 0110, 表1)				
最大工作绝缘电压		V_{IORM}	849	V 峰值
输入至输出测试电压, 方法B1	$V_{IORM} \times 1.875 = V_{pd(m)}$, 100%生产测试, $t_{ini} = t_m = 1$ 秒, 局部放电 < 5 pC	$V_{pd(m)}$	1592	V 峰值
输入至输出测试电压, 方法A				
跟随环境测试, 子类1	$V_{IORM} \times 1.5 = V_{pd(m)}$, $t_{ini} = 60$ 秒, $t_m = 10$ 秒, 局部放电 < 5 pC	$V_{pd(m)}$	1274	V 峰值
跟随输入和/或安全测试, 子类2和子类3	$V_{IORM} \times 1.2 = V_{pd(m)}$, $t_{ini} = 60$ 秒, $t_m = 10$ 秒, 局部放电 < 5 pC	$V_{pd(m)}$	1019	V 峰值
最高允许过压		V_{IOTM}	8000	V 峰值
浪涌隔离电压		V_{IOSM}	8000	V 峰值
安全限值	$V_{峰值} = 12.8$ kV, 1.2 μ s 上升时间, 50 μ s, 50%下降时间出现故障时允许的最大值(见图2)			
最高结温		T_S	150	°C
总安全功耗		P_S	2.77	W
T_S 时的绝缘电阻	$V_{IO} = 500$ V	R_S	>10 ⁹	Ω




图2. 热减额曲线, 安全限值对外壳温度的依赖性 (依据DIN V VDE V 0884-10)

建议工作条件

表6.

参数	值
工作温度范围(T_A)	-40°C至+125°C
电源电压	
V_{DD1}^1	2.5 V至6 V
V_{DD2}^2	12 V至35 V
$V_{DD2} - V_{SS2}^2$	12 V至35 V
V_{SS2}^2	-15 V至0 V
输入信号上升/下降时间	1 ms
静态共模瞬变抗扰度 ³	-100 kV/ μ s至+100 kV/ μ s
动态共模瞬变抗扰度 ⁴	-100 kV/ μ s至+100 kV/ μ s

¹ 以 V_{SS1} 为基准。
² 以 GND_2 为基准。
³ 静态共模瞬变抗扰度定义为 V_{SS1} 和 V_{SS2} 之间的最高dv/dt值, 其输入保持高电平或低电平, 从而使输出电压保持在 $0.8 \times V_{DD2}$ (针对输出高电平)或0.8 V (针对输出低电平)。以超出建议水平的瞬态电压工作可能会导致暂时性的数据扰乱。
⁴ 动态共模瞬变抗扰度定义为 V_{SS1} 和 V_{SS2} 之间的最高dv/dt值, 其开关边沿与瞬变测试脉冲重合。超出建议水平的瞬态电压工作可能会导致暂时性的数据扰乱。

绝对最大额定值

表7.

参数	额定值
存储温度范围(T_{ST})	−55°C至+150°C
结工作温范围(T_J)	−40°C至+125°C
电源电压	
V_{DD1} 至 V_{SS1}	−0.3 V至+6.5 V
V_{DD2} 至 GND_2	−0.3 V至+40 V
V_{SS2} 至 GND_2	−20 V至+0.3 V
$V_{DD2} - V_{SS2}$	40 V
输入电压	
V_{DESAT}^1	−0.3 V至 $V_{DD2} + 0.3 V$
V_I^{+2} 、 V_I^{-2} 、 $\overline{RESET}^2$	−0.3 V至+6.5 V
输出电压	
V_{OUT}^3	−0.3 V至 $V_{DD2} + 0.3 V$
共模瞬变(CM)	−150 kV/μs至+150 kV/μs

¹ 以 GND_2 为基准。

² 以 V_{SS1} 为基准。

³ 以 V_{SS2} 为基准。

注意，等于或超出上述绝对最大额定值可能会导致产品永久性损坏。这只是额定最值，不表示在这些条件下或者在任何其它超出本技术规范操作章节中所示规格的条件下，器件能够正常工作。长期在超出最大额定值条件下工作会影响产品的可靠性。

表9. 真值表(正逻辑)¹

V_I^{+} 输入	V_I^{-} 输入	$\overline{RESET}$ 引脚	READY 引脚	$\overline{FAULT}$ 引脚	V_{DD1} 状态	V_{DD2} 状态	V_{GATE}^2
L	L	H	H	H	有电	有电	L
L	H	H	H	H	有电	有电	L
H	L	H	H	H	有电	有电	H
H	H	H	H	H	有电	有电	L
X	X	H	L	未知	有电	有电	L
X	X	H	未知	L	有电	有电	L
L	L	H	L	未知	无电	有电	L
X	X	L ³	未知	H ³	有电	有电	L
X	X	X	L	未知	有电	无电	未知

¹ L表示低电平，H表示高电平，X表示无关。

² V_{GATE} 为受驱动的栅极电压。

³ 时间相关值。时序详情参见图22。

表8. 最大连续工作电压¹

参数	值	约束条件
60 Hz交流电压	600 V rms	20年寿命，0.1%故障率，零平均电压
直流电压	1092 V 峰值	受限于封装的爬电距离，污染等级2，材料组II ^{2, 3}

¹ 详情参见“隔离寿命”部分。

² 若污染等级和材料组的要求不同，则限值也不同。

³ 某些系统级标准允许元器件采用印刷线路板(PWB)爬电距离值。对于这些标准来说，支持的直流电压可能更高。

ESD警告



ESD(静电放电)敏感器件。

带电器件和电路板可能会在没有察觉的情况下放电。尽管本产品具有专利或专有保护电路，但在遇到高能量ESD时，器件可能会损坏。因此，应当采取适当的ESD防范措施，以避免器件性能下降或功能丧失。

引脚配置和功能描述




图3. 引脚配置

表10. 引脚功能描述

引脚编号	引脚名称	描述
1	V_{I+}	正逻辑CMOS输入驱动信号。
2	V_{I-}	负逻辑CMOS输入驱动信号。
3	V_{DD1}	原边输入电源电压，2.5 V至6 V。连接到此引脚的电源必须以 V_{SS1} 为基准。
4	V_{SS1}	原边的参考地。
5	$\overline{\text{RESET}}$	CMOS输入。故障存在时，将此引脚拉低可清除故障。 $\overline{\text{RESET}}$ 内置一个300 k Ω 下拉电阻。
6	$\overline{\text{FAULT}}$	开漏逻辑输出。此引脚连接到一个上拉电阻以读取信号。此引脚的低电平状态表示已发生去饱和故障。存在故障时，禁止栅极驱动输出变为高电平。
7	READY	开漏逻辑输出。此引脚连接到一个上拉电阻以读取信号。此引脚的高电平状态表示器件正常，已准备好提供栅极驱动。READY为低电平时，禁止栅极驱动输出变为高电平。
8	V_{SS1}	原边的参考地。
9	V_{SS2}	副边负电源，-15 V至0 V。连接到此引脚的电源必须以 GND_2 为基准。
10	V_{SS2}	副边负电源，-15 V至0 V。连接到此引脚的电源必须以 GND_2 为基准。
11	V_{OUT}	器件的栅极驱动输出电流路径。
12	V_{DD2}	副边输入电源电压，12 V至35 V。连接到此引脚的电源必须以 GND_2 为基准。
13	V_{DD2}	副边输入电源电压，12 V至35 V。连接到此引脚的电源必须以 GND_2 为基准。
14	DESAT	去饱和状况检测。此引脚连接到一个外部电流源或上拉电阻。此引脚上的故障会在原边的FAULT引脚上置位故障。在原边清除故障之前，栅极驱动暂停。在故障期间，一个较小的故障关断N-FET慢慢地拉低栅极电压。
15	V_{SS2}	副边负电源，-15 V至0 V。连接到此引脚的电源必须以 GND_2 为基准。
16	GND_2	副边的参考地。此引脚连接到IGBT的发射极或受驱动MOSFET的源极。

典型性能参数




图4. 输入至输出波形, 2 nF负载, 5.1 Ω 串联栅极电阻,
 $V_{DD1} = +5\text{ V}$, $V_{DD2} = +15\text{ V}$, $V_{SS2} = -5\text{ V}$




图5. 输入至输出波形, 2 nF负载, 5.1 Ω 串联栅极电阻,
 $V_{DD1} = 5\text{ V}$, $V_{DD2} = 15\text{ V}$, $V_{SS2} = 0\text{ V}$




图6. 输入至输出波形, 2 nF负载, 4.0 Ω 串联栅极电阻,
 $V_{DD1} = +5\text{ V}$, $V_{DD2} = +15\text{ V}$, $V_{SS2} = -5\text{ V}$




图7. 输入至输出波形, 2 nF负载, 4.0 Ω 串联栅极电阻,
 $V_{DD1} = 5\text{ V}$, $V_{DD2} = 15\text{ V}$, $V_{SS2} = 0\text{ V}$




图8. 输入至输出波形, 2 nF负载, 2.0 Ω 串联栅极电阻,
 $V_{DD1} = +5\text{ V}$, $V_{DD2} = +15\text{ V}$, $V_{SS2} = -5\text{ V}$




图9. 输入至输出波形, 2 nF负载, 2.0 Ω 串联栅极电阻,
 $V_{DD1} = 5\text{ V}$, $V_{DD2} = 15\text{ V}$, $V_{SS2} = 0\text{ V}$




图10. I_{DD1} 电流与频率的关系, 占空比为50%, $V_I = V_{DD1}$




图11. I_{DD2} 电流与频率的关系, 占空比为50%, 2 nF负载, $V_{SS2} = 0V$




图12. 典型 V_{DD2} 启动至输出有效




图13. 传播延迟与输出电压(V_{DD2})的关系, $V_{DD1} = 5V$




图14. 上升/下降时间与 V_{DD2} 的关系, $V_{DD2} - V_{SS2} = 12V$, $V_{DD1} = 5V$, 2 nF负载, $R_G = 5.1\Omega$




图15. 传播延迟与输入电源电压的关系, $V_{DD2} - V_{SS2} = 12V$




图16. 传播延迟与环境温度的关系, $V_{DD2} = 5\text{ V}$, $V_{DD2} - V_{SS2} = 12\text{ V}$




图17. 去饱和事件和报告示例




图18. 输出导通电阻($R_{DS(on)}$)与温度的关系, $V_{DD2} = 15\text{ V}$, 测试电流为250 mA




图19. 输出导通电阻($R_{DS(on)}$)与温度的关系, $V_{DD2} = 15\text{ V}$, 测试电流为1 A




图20. RESET至输出有效示例




图21. 峰值输出电流与输出电源电压的关系, 2.4 Ω 串联电阻(I_{OUT} 为流入/流出器件栅极的电流)

应用信息

PCB布局布线

ADuM4136 IGBT栅极驱动器的逻辑接口不需要外部接口电路。输入和输出供电引脚需要电源旁路。使用电容值在 $0.01\ \mu\text{F}$ 到 $0.1\ \mu\text{F}$ 之间的小型陶瓷电容，以提供良好的高频旁路。在输出电源引脚 V_{DD2} 上，建议增加一个 $10\ \mu\text{F}$ 电容，以提供驱动ADuM4136输出端栅极电容所需的电荷。在输出电源引脚上，应避免在旁路电容上使用过孔，或者应该使用多个过孔来降低旁路电感值。较小的电容两端到输入或输出电源引脚的走线总长不得超过5 mm。

传播延迟相关参数

传播延迟衡量逻辑信号穿过器件所需的时间。到低电平输出的传播延迟可能不同于到高电平输出的传播延迟。

ADuM4136指定 t_{DLH} 为输入上升高电平逻辑阈值 (V_{IH}) 到输出上升10%阈值的时间(见图22)。同样，下降传播延迟 (t_{DHL}) 定义为输入下降逻辑低电平阈值 (V_{IL}) 到输出下降90%阈值的时间。上升和下降时间取决于负载条件，并且不包含在传播延迟中，这是栅极驱动器的工业标准。




图22. 传播延迟参数

传播延迟偏斜指在相同温度、输入电压和负载条件下工作的多个ADuM4136器件的传播延迟之间的最大差异。

保护特性

故障报告

对于IGBT工作期间可能发生的故障，ADuM4136可提供保护。主要故障状况是去饱和。如果检测到饱和，ADuM4136会关断栅极驱动并将FAULT置位低电平。输出保持禁用，直至RESET变为低电平超过500 ns，然后变为高电平。FAULT在RESET下降沿复位至高电平。在RESET处于低电平期间，输出保持禁用。RESET引脚内置300 kΩ下拉电阻。

去饱和检测

有时候，连接到ADuM4136的IGBT相关电路会发生元件失效或故障，例如电感/电机绕组短路或电源/地总线短路等。由此导致的过大电流会引起IGBT退出饱和状态。为了检测这种状况并减小FET受损的可能性，ADuM4136采用一个阈值电路。当高端驱动器开启时，如果DESAT引脚超过9.2 V的典型去饱和阈值 ($V_{DESAT, TH}$)，则ADuM4136进入故障状态并关闭IGBT。此时，FAULT引脚变为低电平。该器件提供537 μA (典型值) 的内部电流源，并提供利用外部电流源或上拉电阻增强充电电流的选项。

ADuM4136有一个内置消隐时间，用于防止IGBT首次开启时的误触发。去饱和检测与向FAULT引脚报告去饱和故障之间的时间小于 $2\ \mu\text{s}$ (t_{REPORT})。拉低RESET可清除该故障。RESET引脚有500 ns (最小值) 的去抖时间 (t_{DEB_RESET})。图23所示的时间 t_{DESAT_DELAY} 提供大约312 ns (典型值) 的屏蔽时间，在IGBT开启时间的初始部分，让消隐电容接地的内部开关始终接低电平。




图23. 去饱和检测时序图

ADuM4136

关于以下设计示例，原理图参见图29，时序图参见图23。正常工作时，在IGBT关闭期间，IGBT上的电压 V_{CE} 上升至系统提供的供电轨电压。这种情况下，阻断二极管关断，保护ADuM4136不受高电压影响。在关断期间，内部去饱和和开关接通，接受流经 R_{BLANK} 电阻的电流，使 C_{BLANK} 电容可以保持低电压。在IGBT开启时间的前312 ns(典型值)，内部去饱和和开关保持接通，DESAT引脚电压箝位在低电平。

经过312 ns(典型值)延迟时间后，释放DESAT引脚，通过DESAT引脚的内部电流源或可选的外部上拉电阻 R_{BLANK} 提高电流驱动能力(如果未被受驱动的开关的集电极或漏极箝位)，将允许DESAT引脚电压上升至 V_{DD2} 。 R_{DESAT} 的作用是抑制此时的电流，其大小通常选择为100 Ω 至2 k Ω 左右。阻断二极管用于阻断IGBT集电极上高于高供电轨的电压，其应是一个快速恢复二极管。

发生去饱和事件时， V_{CE} 升至去饱和检测电路的9.2 V阈值以上。如果不使用 R_{BLANK} 电阻来提高消隐电流，则消隐电容 C_{BLANK} 上的电压以537 μ A(典型值)除以 C_{BLANK} 电容的速率上升。根据IGBT规格，2 μ s左右的消隐时间是典型的设计选择。当DESAT引脚电压升至9.2 V阈值以上时，就会记录故障，并且在200 ns内，栅极输出变为低电平。输出被N-FET故障MOSFET(其电阻比内部栅极驱动器N-FET大35倍左右)拉低，以执行软关断，降低突然关断动作中IGBT上出现过压尖峰的可能性。在2 μ s内，故障信息回传至原边FAULT引脚。清除故障需要复位。

热关断

如果ADuM4136的内部温度超过155 $^{\circ}$ C(典型值)，器件便进入热关断(TSD)状态。在热关断期间，READY引脚在原边被拉低，栅极驱动禁用。发生TSD时，器件要等到内部温度降低至低于135 $^{\circ}$ C(典型值)之后才会离开TSD，此时READY引脚回到高电平状态，器件退出关断状态。

欠压闭锁(UVLO)故障

当电源电压低于指定的UVLO阈值时，即发生UVLO故障。无论原边还是副边发生UVLO事件，READY引脚都会变为低电平，栅极驱动禁用。UVLO条件消除后，器件恢复工作，READY引脚变为高电平。

READY引脚

开漏READY引脚是一个输出引脚，用于确认原边到副边的通信有效。当没有UVLO或TSD事件时，READY引脚保持高电平。当READY引脚为低电平时，IGBT栅极变为低电平。

表11. READY引脚逻辑表

UVLO	TSD	READY引脚输出
否	否	高电平
是	否	低电平
否	是	低电平
是	是	低电平

FAULT引脚

开漏FAULT引脚是一个输出引脚，用于指示去饱和故障已发生。当FAULT引脚为低电平时，IGBT栅极变为低电平。发生去饱和事件后，RESET引脚必须变为低电平至少500 ns，然后变为高电平，IGBT栅极驱动才会恢复工作。

RESET引脚

RESET引脚内置一个300 k Ω (典型值)下拉电阻。RESET引脚支持CMOS逻辑电平。当RESET引脚处于低电平时，经过500 ns去抖时间后，FAULT引脚上的任何故障都会被清除。在RESET引脚保持低电平期间， V_{OUT} 上的开关闭合，使IGBT栅极电压变为低电平。当RESET变为高电平时，任何故障都不存在，器件恢复工作。




图24. RESET时序

V_{I+} 和 V_{I-} 操作

ADuM4136有两路驱动输入 V_{I+} 和 V_{I-} ，用以控制IGBT栅极驱动信号 V_{OUT} 。 V_{I+} 和 V_{I-} 输入均使用CMOS逻辑电平输入。 V_{I+} 和 V_{I-} 引脚的输入逻辑可通过将 V_{I+} 置位高电平或将 V_{I-} 置位低电平来控制。 V_{I-} 引脚为低电平时， V_{I+} 引脚支持正逻辑。 V_{I+} 处于高电平时， V_{I-} 引脚支持负逻辑。如果发生故障，传输将被阻止，直至通过RESET引脚清除故障为止。




图25. V_{I+} 和 V_{I-} 框图

最小脉冲宽度指保证时序规格的最短周期。

栅极电阻选择

一般希望关闭速度快于开启速度。为了选择串联电阻，应确定IGBT的最大允许峰值电流是多少。知道栅极的电压摆幅和栅极驱动器的内部电阻，便可选择外部电阻。

$$I_{PEAK} = (V_{DD2} - V_{SS2}) / (R_{DS(on)_N} + R_{G(off)})$$

例如，若关闭峰值电流为4 A， $(V_{DD2} - V_{SS2})$ 为18 V，则

$$R_{G(off)} = ((V_{DD2} - V_{SS2}) - I_{PEAK} \times R_{DS(on)_N}) / I_{PEAK}$$

$$R_{G(off)} = (18\text{ V} - 4\text{ A} \times 0.6\ \Omega) / 4\text{ A} = 3.9\ \Omega$$

选定 $R_{G(off)}$ 之后，选择略大一点的 $R_{G(on)}$ 便可实现较慢的开启时间。

功耗

在IGBT栅极驱动期间，驱动器必定会产生功耗。此功耗并不是微不足道，如果不加以考虑，可能导致热关断(TSD)。IGBT栅极大致上可以仿真为一个容性负载。由于米勒电容及其它非线性因素影响，对所驱动负载的保守估计常常是将给定IGBT的标称输入电容 C_{ISS} 乘以5倍。利用此值，通过下式可估算开关操作引起的系统总功耗 P_{DISS} ：

$$P_{DISS} = C_{EST} \times (V_{DD2} - V_{SS2})^2 \times f_s$$

其中：

$$C_{EST} = C_{ISS} \times 5.$$

f_s 为IGBT的开关频率。

内部栅极驱动器开关的内部导通电阻和外部栅极电阻($R_{G(on)}$ 和 $R_{G(off)}$)共同产生此功耗。利用内部栅极电阻与总串联电阻的比值，可以计算ADuM4136芯片内的损耗。

$$P_{DISS_ADuM4136} = P_{DISS} \times 0.5(R_{DS(on)_P} / (R_{G(on)} + R_{DS(on)_P}) + R_{DS(on)_N} / (R_{G(off)} + R_{DS(on)_N}))$$

芯片内部的功耗乘以 θ_{JA} ，便可得出ADuM4136比室温高出多少度。

$$T_{ADuM4136} = \theta_{JA} \times P_{DISS_ADuM4136} + T_{AMB}$$

为使器件不超出额定温度范围， $T_{ADuM4136}$ 不得超过125°C。

如果 $T_{ADuM4136}$ 超过155°C(典型值)，则器件进入热关断状态。

直流正确性和磁场抗扰度

ADuM4136具有抗扰性能，不易受外部磁场的影响。

ADuM4136磁场抗扰度的限制是由变压器接收线圈中的感应电压的状态决定的，电压足够大就会错误地置位或复位

解码器。下面的分析说明此误读情况发生的条件。考察ADuM4136的2.5 V工作情况是因为这是最易受干扰的工作模式。




图26. 最大允许外部磁通密度




图27. 不同电流至ADuM4136距离下的最大允许电流

隔离寿命

所有的隔离结构在长时间的电压作用下，最终会被破坏。绝缘衰减率由施加于绝缘层的电压波形特性以及材料和材料界面决定。

绝缘衰减主要有两类：暴露于空气中的表面击穿和绝缘损耗。表面击穿是一种表面漏电起痕现象，是系统级标准中表面爬电距离要求的主要决定因素。绝缘损耗是一种绝缘材料内部的电荷注入或位移电流引起的长期绝缘性能下降的现象。

表面漏电起痕

电气安全标准中定义了表面漏电起痕：根据工作电压、环境条件和绝缘材料属性设置的最小表面爬电距离。安全机构执行元器件的表面绝缘特性化测试，允许在不同的材料组别中对元器件进行分类。较低的材料组额定值对表面跟踪抵抗能力更强，因此能以较小的爬电距离提供足够长的寿命。给定工作电压和材料组别的最小爬电距离在各自的系统级标准中定义，且以隔离端的总电压有效值、污染等级和材料组别为依据。ADuM4136隔离器的材料组别和爬电距离参见表4。

绝缘损耗

与损耗有关的绝缘寿命由其厚度、材料属性和所施加的电压应力确定。在应用的工作电压上验证产品具有充足的使用寿命很重要。隔离器内部损耗的工作电压和漏电起痕的工作电压可能有所不同。大部分标准指定了适用于跟踪的工作电压。

测试与建模显示，长期性能下降的主要原因是聚酰亚胺绝缘材料中的位移电流产生逐步的破坏。绝缘材料上的应力可细分为多种类型，比如：直流应力，它造成的损耗极少，因为无位移电流；以及随交流分量时间变化的电压应力，它会导致损耗。

认证文档中的额定值通常基于60 Hz正弦应力而给出，因为此应力反映了线路电压的隔离。然而，在很多实际应用中，隔离栅两端存在60 Hz交流和直流组合，如等式1所示。由于仅交流部分的应力会产生损耗，因此可求解该等式，算出交流电压有效值，如等式2所示。由于这些产品的绝缘损耗与所用的聚酰亚胺材料有关，因此通过交流电压有效值可确定产品寿命。

$$V_{RMS} = \sqrt{V_{AC\ RMS}^2 + V_{DC}^2} \quad (1)$$

或

$$V_{AC\ RMS} = \sqrt{V_{RMS}^2 - V_{DC}^2} \quad (2)$$

其中：

V_{RMS} 是总工作电压有效值。

$V_{AC\ RMS}$ 是工作电压的时间变化部分。

V_{DC} 是工作电压的直流失调。

计算和参数使用示例

下述示例常见于电源转换应用中。假设隔离一侧的线路电压为240 VAC RMS，并且隔离栅另一侧存在一个400 V DC总线电压，而且隔离材料为聚酰亚胺。为了获得确定器件爬电距离、电气间隙以及使用寿命的关键电压值，请参见图28以及下述等式。




图28. 临界电压示例

从等式1可知，隔离栅上的工作电压为：

$$V_{RMS} = \sqrt{V_{AC\ RMS}^2 + V_{DC}^2}$$

$$V_{RMS} = \sqrt{240^2 + 400^2}$$

$$V_{RMS} = 466\ \text{V rms}$$

查找系统标准要求的爬电距离时，此466 V rms工作电压与材料组和污染等级一同使用。

为了确定寿命是否足够长，可求解工作电压的时间变量部分。使用等式2获得交流电压有效值。

$$V_{AC\ RMS} = \sqrt{V_{RMS}^2 - V_{DC}^2}$$

$$V_{AC\ RMS} = \sqrt{466^2 - 400^2}$$

$$V_{AC\ RMS} = 240\ \text{V rms}$$

本例中，交流电压有效值等于240 V rms线路电压。波形不是正弦波时，此计算相关性更高。该交流波形的值与表8中预期寿命的工作电压限值进行比较，小于60 Hz的正弦波，因此完全位于20年工作寿命的限制范围内。

注意，按照IEC 60664-1标准的规定，表8中的直流工作电压限值由封装爬电距离确定。针对不同的系统级标准，该值可能有所不同。

典型应用

图29中的典型应用原理图显示了一个双极性设置，增加的 R_{BLANK} 电阻用于提高去饱和和检测用消隐电容的充电电流。

R_{BLANK} 电阻是可选的。如果要求单极性操作，请移除 $V_{\text{SS}2}$ 电源，并将 $V_{\text{SS}2}$ 接 GND_2 。





图29. 典型应用原理图

外形尺寸



COMPLIANT TO JEDEC STANDARDS MS-013-AA
CONTROLLING DIMENSIONS ARE IN MILLIMETERS; INCH DIMENSIONS
(IN PARENTHESES) ARE ROUNDED-OFF MILLIMETER EQUIVALENTS FOR
REFERENCE ONLY AND ARE NOT APPROPRIATE FOR USE IN DESIGN.

03-27-2007-B

图30. 16引脚标准小型封装[SOIC_W]
宽体(RW-16)
图示尺寸单位: mm和(inch)

订购指南

型号 ¹	温度范围	封装描述	封装选项
ADuM4136BRWZ	−40°C至+125°C	16引脚标准小型封装[SOIC_W]	RW-16
ADuM4136BRWZ-RL	−40°C至+125°C	16引脚标准小型封装[SOIC_W], 13"卷带和卷盘	RW-16
EVAL-ADuM4136EBZ		评估板	

¹ Z = 符合RoHS标准的器件。