


ARM[®] Cortex[®]-M4 32 位 MCU+FPU，高达 64 KB Flash，16 KB SRAM，ADC，DAC，COMP，运算放大器，2.0 – 3.6 V

数据手册 - 生产数据

特性

- 内核：ARM[®] 32 位 Cortex[®]-M4 CPU，配有 FPU（最大 72 MHz），单周期乘法指令和硬件除法单元，DSP 指令
- 存储器
 - 32 到 64 KB Flash
 - 数据总线上有 16 K 字节的 SRAM
- CRC 计算单元
- 复位和电源管理
 - V_{DD}、V_{DDA} 电压范围：2.0 至 3.6 V
 - 开机 / 关机复位（POR/PDR）
 - 可编程电压检测器 (PVD)
 - 低功耗：睡眠、停止、待机
 - V_{BAT} 为 RTC 和备份寄存器供电
- 时钟管理
 - 4 至 32 MHz 晶振
 - 带校准功能的 32 kHz RTC 振荡器
 - 具有 x 16 PLL 选项的内部 8 MHz RC
 - 内部 40 kHz 振荡器
- 多达 51 个快速 I/O 端口，所有都可映射至外部中断向量，多个都能耐 5 V 电压
- 互连矩阵
- 7 通道 DMA 控制器，支持定时器、ADC、SPI、I²C、USART、DAC
- 1 × ADC 0.20 μs（多达 15 个通道），分辨率可选为 12/10/8/6 位，0 至 3.6 V 转换范围，单端 / 差分模式，从 2.0 至 3.6 V 的单独模拟供电
- 温度传感器
- 1 × 12 位 DAC 通道，模拟供电从 2.4 至 3.6 V
- 三个快速轨到轨模拟比较器，模拟供电从 2.0 至 3.6 V
- 1 单元运算放大器，可用于 PGA 模式，所有终端访问的模拟供电为 2.4 至 3.6 V
- 多达 18 个电容感应通道，支持触键、线性和旋转传感器



- 多达 9 个定时器
 - 一个 32 位定时器，具有多达 4 个用于 IC/OC/PWM 或脉冲计数的通道和增量编码器输入
 - 一个 16 位 6 通道高级控制定时器，多达 6 个带死区控制及紧急停止功能的 PWM 输出
 - 三个 16 位定时器，有 IC/OC/OCN 或 PWM、死区生成 和紧急停止功能
 - 一个 16 位基本定时器，用于驱动 DAC
 - 2 个看门狗定时器（独立看门狗和窗口看门狗）
 - SysTick 定时器：24 位递减计数器
- 日历 RTC，具有闹钟，可从停止 / 待机状态周期唤醒
- 通信接口
 - 三个具有 20 mA 灌电流的 I2C，支持极速模式
 - 多达 3 个 USART，其中 1 个具有 ISO 7816 I/F、自动波特率检测和双时钟域
 - 多达两个 SPI，具有复用全双工 I2S
 - 红外发射器
- 串行线调试 (SWD)，JTAG
- 96 位唯一 ID

表 1. 器件汇总

缩写	型号
STM32F301x6	STM32F301R6, STM32F301C6, STM32F301K6
STM32F301x8	STM32F301R8, STM32F301C8, STM32F301K8

目录

1	前言	8
2	说明	9
3	功能概述	12
3.1	ARM [®] Cortex [®] -M4 内核，配有 FPU、嵌入式 Flash、SRAM	12
3.2	存储器	12
3.2.1	嵌入式 Flash	12
3.2.2	嵌入式 SRAM	12
3.3	启动模式	12
3.4	循环冗余校验计算单元 (CRC)	13
3.5	电源管理	13
3.5.1	电源方案	13
3.5.2	电源监控器	13
3.5.3	调压器	14
3.5.4	低功耗模式	14
3.6	互连矩阵	14
3.7	时钟和启动	16
3.8	通用输入 / 输出 (GPIO)	18
3.9	直接存储器访问 (DMA)	18
3.10	中断和事件	18
3.10.1	嵌套向量中断控制器 (NVIC)	18
3.11	快速模数转换器 (ADC)	19
3.11.1	温度传感器	19
3.11.2	内部参考电压 (V_{REFINT})	19
3.11.3	V_{BAT} 电池电压监控	20
3.12	数模转换器 (DAC)	20
3.13	运算放大器 (OPAMP)	20
3.14	超快速比较器 (COMP)	21
3.15	定时器和看门狗	21
3.15.1	高级定时器 (TIM1)	22
3.15.2	通用定时器 (TIM2、TIM15、TIM16、TIM17)	22
3.15.3	基本定时器 (TIM6)	23

3.15.4	独立看门狗 (IWDG)	23
3.15.5	窗口看门狗 (WWDG)	23
3.15.6	SysTick 定时器	23
3.16	RTC (实时时钟) 和备份寄存器	23
3.17	内部集成电路总线 (I ² C)	25
3.18	通用同步 / 异步收发器 (USART)	26
3.19	串行外设接口 (SPI) / 内部集成音频接口 (I2S)	26
3.20	触摸感应控制器 (TSC)	27
3.21	红外发射器	29
3.22	开发支持	30
3.22.1	串行线 JTAG 调试端口 (SWJ-DP)	30
4	引脚排列和引脚说明	31
5	存储器映射	48
6	电气特性	51
6.1	参数条件	51
6.1.1	最小值和最大值	51
6.1.2	典型值	51
6.1.3	典型曲线	51
6.1.4	负载电容	51
6.1.5	引脚输入电压	51
6.1.6	电源方案	52
6.1.7	电流消耗测量	53
6.2	绝对最大额定值	54
6.3	工作条件	56
6.3.1	通用工作条件	56
6.3.2	上电 / 掉电时的工作条件	57
6.3.3	内置复位和电源控制模块特性	57
6.3.4	内置参考电压	59
6.3.5	供电电流特性	59
6.3.6	低功耗模式唤醒时序	71
6.3.7	外部时钟源特性	72
6.3.8	内部时钟源特性	78
6.3.9	PLL 特性	79

6.3.10	存储器特性	80
6.3.11	EMC 特性	81
6.3.12	电气敏感特性	82
6.3.13	I/O 电流注入特性	83
6.3.14	I/O 端口特性	84
6.3.15	NRST 引脚特性	89
6.3.16	定时器特性	90
6.3.17	通信接口	92
6.3.18	ADC 特性	98
6.3.19	DAC 电气规范	106
6.3.20	比较器特性	107
6.3.21	运算放大器特性	109
6.3.22	温度传感器特性	112
6.3.23	V _{BAT} 监控特性	112
7	封装特性	113
7.1	封装机械数据	113
7.2	热特性	127
7.2.1	参考文档	127
7.2.2	选择产品温度范围	128
8	部件编号	130
9	修订历史	131

表格索引

表 1.	器件汇总	1
表 2.	STM32F301x6/8 器件特性和外设数量	10
表 3.	模拟外设的外部模拟供电值	13
表 4.	STM32F301x6/8 外设互连矩阵	15
表 5.	定时器的特性比较	21
表 6.	I2C 模拟和数字滤波器的比较	25
表 7.	STM32F301x6/8 I ² C 实现	25
表 8.	USART 特性	26
表 9.	STM32F301x6/8 SPI/I2S 实现	27
表 10.	STM32F301x6/8 器件上可用的电容感应 GPIO	28
表 11.	STM32F301x6/8 器件上可用的电容感应通道数	28
表 12.	引脚排列表中使用的图例 / 缩略语	34
表 13.	STM32F301x6/8 引脚定义	35
表 14.	端口 A 的复用功能	42
表 15.	端口 B 的复用功能	44
表 16.	端口 C 的复用功能	46
表 17.	端口 D 的复用功能	47
表 18.	端口 F 的复用功能	47
表 19.	STM32F301x6 STM32F301x8 外设寄存器边界地址	49
表 20.	电压特性	54
表 21.	电流特性	54
表 22.	热特性	55
表 23.	通用工作条件	56
表 24.	上电 / 掉电时的工作条件	57
表 25.	内置复位和电源控制模块特性	57
表 26.	可编程电压检测器特性	58
表 27.	内置内部参考电压	59
表 28.	内部参考电压校准值	59
表 29.	VDD = 3.6V 时, VDD 电源的典型和最大电流消耗	60
表 30.	V _{DDA} 电源的典型和最大电流消耗	62
表 31.	停机和待机模式下的典型和最大 V _{DD} 消耗	62
表 32.	停机和待机模式下的典型和最大 V _{DDA} 消耗	63
表 33.	V _{BAT} 电源的典型和最大电流消耗	63
表 34.	运行模式下的最大电流消耗, 数据处理代码从 Flash 运行	65
表 35.	睡眠模式下的最大电流消耗, 代码从 Flash 或 RAM 运行	66
表 36.	切换输出 I/O 电流消耗	68
表 37.	外设电流消耗	70
表 38.	低功耗模式唤醒时间	71
表 39.	高速外部用户时钟特性	72
表 40.	低速外部用户时钟特性	73
表 41.	HSE 振荡器特性	74
表 42.	LSE 振荡器特性 (f _{LSE} = 32.768 kHz)	76
表 43.	HSI 振荡器特性	78
表 44.	LSI 振荡器特性	79
表 45.	PLL 特性	79

表 46.	Flash 特性	80
表 47.	Flash 可擦写次数和数据保存期限	80
表 48.	EMS 特性	81
表 49.	EMI 特性	82
表 50.	ESD 绝对最大额定值	82
表 51.	电气敏感性	83
表 52.	I/O 电流注入敏感性	83
表 53.	I/O 静态特性	84
表 54.	输出电压特性	87
表 55.	I/O 交流特性	88
表 56.	NRST 引脚特性	89
表 57.	TIMx 特性	90
表 58.	40 kHz (LSI) 频率条件下 IWDG 最小 / 最大超时周期	91
表 59.	WWDG 最小 - 最大超时值 @72 MHz (PCLK)	91
表 60.	I2C 模拟滤波器特性	92
表 61.	SPI 特性	93
表 62.	I2S 特性	95
表 63.	ADC 特性	98
表 64.	最大 ADC RAIN	100
表 65.	ADC 精度 - 有限测试条件	101
表 66.	ADC 精度	103
表 67.	ADC 精度	104
表 68.	DAC 特性	106
表 69.	比较器特性	107
表 70.	运算放大器特性	109
表 71.	温度传感器特性	112
表 72.	温度传感器校准值	112
表 73.	V _{BAT} 监控特性	112
表 74.	WLCSP49 晶元级芯片尺寸封装机械数据	115
表 75.	LQFP64 - 10 × 10 mm 64 引脚薄型正方扁平封装机械数据	118
表 76.	LQFP48 - 7 × 7 mm, 48 引脚薄型正方扁平封装机械数据	121
表 77.	32 引线, 超薄, 紧密排列正方扁平无引线封装机械数据	124
表 78.	封装热特性	127
表 79.	订货代码	130
表 80.	文档修订历史	131

图片索引

图 1.	STM32F301x6/8 框图	11
图 2.	时钟树	17
图 3.	红外发射器	29
图 4.	STM32F301x6/8 UFQFN32 引脚排列	31
图 5.	STM32F301x6/8 LQFP48 引脚排列	31
图 6.	STM32F301x6/8 LQFP64 引脚排列	32
图 7.	STM32F301x6/8 WLCSP49 焊球布局	33
图 8.	STM32F301x6/8 存储器映射	48
图 9.	引脚负载条件	51
图 10.	引脚输入电压	51
图 11.	电源方案	52
图 12.	电流消耗测量方案	53
图 13.	典型的 V_{BAT} 电流消耗 (LSE 和 RTC ON/LSEDRV[1:0] = '00')	64
图 14.	高速外部时钟源的交流时序图	72
图 15.	低速外部时钟源的交流时序图	73
图 16.	采用 8 MHz 晶振的典型应用	75
图 17.	采用 32.768 kHz 晶振的典型应用	77
图 18.	焊接部分的 HSI 振荡器精度特性结果	78
图 19.	TC 和 TTA I/O 输入特性 - CMOS 端口	85
图 20.	TC 和 TTA I/O 输入特性 - TTL 端口	85
图 21.	5 V 容限 (FT 和 FTf) I/O 输入特性 - CMOS 端口	85
图 22.	5 V 容限 (FT 和 FTf) I/O 输入特性 - TTL 端口	86
图 23.	I/O 交流特性定义	89
图 24.	推荐的 NRST 引脚保护	90
图 25.	SPI 时序图 - 从模式且 CPHA = 0	94
图 26.	SPI 时序图 - 从模式且 CPHA = 1 ⁽¹⁾	94
图 27.	SPI 时序图 - 主模式 ⁽¹⁾	95
图 28.	I ² S 从模式时序图 (Philips 协议) ⁽¹⁾	97
图 29.	I ² S 从模式时序图 (Philips 协议) ⁽¹⁾	97
图 30.	单端和差分模式的 ADC 典型电流消耗	99
图 31.	ADC 精度特性	105
图 32.	使用 ADC 的典型连接图	105
图 33.	12 位缓冲 / 非缓冲 DAC	107
图 34.	OPAMP 电压噪声与频率	111
图 35.	WLCSP49 晶元级芯片尺寸封装	114
图 36.	WLCSP49 标记样例 (封装顶视图)	116
图 37.	LQFP64 - 10 × 10 mm 64 引脚薄型正方扁平封装图	117
图 38.	LQFP64 建议封装图	118
图 39.	LQFP64 标记样例 (封装顶视图)	119
图 40.	LQFP48 - 7 × 7 mm 48 引脚薄型正方扁平封装图	120
图 41.	LQFP48 建议尺寸	122
图 42.	LQFP48 标记样例 (封装顶视图)	123
图 43.	32 引线, 超薄, 紧密排列正方扁平无引线封装 (5 × 5)	124
图 44.	UFQFPN32 建议封装图	125
图 45.	UFQFPN32 标记样例 (封装顶视图)	126

1 前言

本数据手册介绍了 STM32F301x6/8 微控制器的订购信息和器件的机械特性。

本数据手册应与 STM32F301x6/8 和 STM32F318x8 基于 ARM® 的高级 32 位 MCU 参考手册 (RM0366) 结合阅读。该参考手册可从意法半导体网站 www.st.com 获得。

若需 ARM® Cortex®-M4 内核的信息, 请参考 Cortex®-M4 技术参考手册, 可从 ARM 网站 www.arm.com 获得。



2 说明

STM32F301x6/8 产品系列基于高性能的 ARM[®] Cortex[®]-M4 32 位 RISC 内核，工作频率高达 72 MHz，内置浮点运算单元（FPU）。该产品系列包括高速嵌入式存储器（高达 64 K 字节 Flash，16 K 字节 SRAM），以及连至两个 APB 总线的广泛的增强型 I/O 和外设。

该器件提供了一个快速 12 位 ADC 单元（5 Msps）、三个比较器、一个运算放大器、多达 18 个电容感应通道、一个 DAC 通道、一个低功耗 RTC、一个通用 32 位定时器、一个专用于电机控制的定时器、多达三个通用 16 位定时器、一个驱动 DAC 的定时器。它还有标准和高级通信接口：三个 I²C、多达三个 USART、多达两个配有复用全双工 I2S 的 SPI、一个红外发射器。

STM32F301x6/8 系列产品的工作温度范围是 -40 到 +85°C，工作电压为 2.0 到 3.6V。该系列提供了一套全面的节能模式，可实现低功耗应用设计。

STM32F301x6/8 系列器件有 32、48、49、64 引脚封装。


所包括的外设因所选的器件而异。

表 2. STM32F301x6/8 器件特性和外设数量

外设		STM32F301Kx		STM32F301Cx		STM32F301Rx	
Flash (K 字节)		32	64	32	64	32	64
SRAM (K 字节)		16					
定时器	先进的控制	1 (16 位)					
	通用	3 (16 位)					
		1 (32 位)					
	基本	1					
	SysTick 定时器	1					
	看门狗定时器 (独立, 窗口)	2					
	PWM 通道 (全部) ⁽¹⁾	16		18			
PWM 通道 (除了互补)	10		12				
通信 接口	SPI/I2S	2					
	I ² C	3					
	USART	2		3			
DMA 通道		7					
电容感应通道		18					
12 位 ADC 通道数		1 8		1 11		1 15	
12 位 DAC 通道		1					
模拟比较器		2		3			
运算放大器		1					
CPU 频率		72 MHz					
工作电压		2.0 到 3.6 V					
工作温度		环境工作温度: - 40 至 85°C / - 40 至 105°C 内部温度: -40 至 125°C					
封装		UFQFPN32		LQFP48, WLCSP49		LQFP64	

1. 此总数还考虑了互补输出通道上产生的 PWM。

图 1. STM32F301x6/8 框图



3 功能概述


3.1 ARM[®] Cortex[®]-M4 内核，配有 FPU、嵌入式 Flash、SRAM

带有 FPU 的 ARM[®] Cortex[®]-M4 处理器是最新一代的嵌入式系统 ARM 处理器。该处理器引脚数少、功耗低，能够提供满足 MCU 实现要求的低成本平台，同时具备卓越的计算性能和先进的中断系统响应。

带有 FPU 的 ARM[®] Cortex[®]-M4 32 位 RISC 处理器具有优异的代码效率，采用通常 8 位和 16 位器件的存储器空间即可发挥 ARM 内核的高性能。

该处理器支持一组 DSP 指令，能够实现高效的信号处理和复杂的算法执行。它的单精度 FPU 通过使用元语言开发工具，可加速开发，防止饱和。

STM32F301x6/8 系列具有嵌入式 ARM 内核，因此与所有 ARM 工具和软件都兼容。

 图 1 STM32F301x6/8 给出了该器件系列的总体框图。

3.2 存储器

3.2.1 嵌入式 Flash

所有 STM32F301x6/8 器件都具有高达 64 K 字节的嵌入式 Flash，可用于储存程序和数据。Flash 访问时间调整为 CPU 的时钟频率（0 到 24 MHz 时为 0 个等待周期，24 到 48 MHz 时为 1 个等待周期，超过 48 MHz 时为 2 个等待周期）。

3.2.2 嵌入式 SRAM

STM32F301x6/8 器件具有 16 K 字节的嵌入式 SRAM。

3.3 启动模式

启动时，通过 BOOT0 引脚和 BOOT1 选项位来选择以下三种启动模式之一：

- 从用户 Flash 启动
- 从系统存储器启动
- 从嵌入式 SRAM 启动

启动程序位于系统存储器中。它通过使用 USART1（PA9/PA10）和 USART2（PA2/PA3）来对 Flash 重新编程。

3.4 循环冗余校验计算单元（CRC）

CRC（循环冗余校验）计算单元使用一个其值和大小可配置的生成多项式来得到 CRC 码。

在众多的应用中，基于 CRC 的技术还常用来验证数据传输或存储的完整性。根据 EN/IEC 60335-1 标准的规定，这些技术提供了验证 Flash 完整性的方法。CRC 计算单元有助于在运行期间计算软件的签名，并将该签名与链接时生成并存储在指定存储单元的参考签名加以比较。

3.5 电源管理

3.5.1 电源方案

- V_{SS} , $V_{DD} = 2.0$ 到 3.6 V: I/O 和内部调压器的外部电源。通过 V_{DD} 引脚从外部提供。
- V_{SSA} , $V_{DDA} = 2.0$ 至 3.6 V: ADC、DAC、比较器、运算放大器、复位块、RC、PLL 的外部模拟供电。施加于每个模拟外设的 V_{DDA} 最低电压都各不相同。表 3 提供了模拟外设的 V_{DDA} 范围总结。 V_{DDA} 电平必须一直大于等于 V_{DD} 电平，且必须首先提供。

表 3. 模拟外设的外部模拟供电值

模拟外设	最低 V_{DDA} 供电	最高 V_{DDA} 供电
ADC/COMP	2.0 V	3.6 V
DAC/OPAMP	2.4 V	3.6 V

- $V_{BAT} = 1.65$ 到 3.6 V: 当 V_{DD} 不存在时，作为 RTC、32 kHz 外部时钟振荡器和备份寄存器的电源（通过电源开关供电）。

3.5.2 电源监控器

本器件内部集成有上电复位 (POR) 和掉电复位 (PDR) 电路。此电路始终处于活动状态，可确保器件在电压不低于 2 V 门限时能够正常工作。当监控的供电电压低于规定阈值 $V_{POR/PDR}$ 时，器件保持复位模式，无需外部复位电路。

- POR 仅监测 V_{DD} 供电电压。在启动阶段， V_{DDA} 必须先到达，且大于等于 V_{DD} 。
- PDR 监控 V_{DD} 和 V_{DDA} 供电电压，然而，若应用设计可确保 V_{DDA} 大于等于 V_{DD} ，则可禁用 V_{DDA} 供电监控器（方法是编程一个专用选项位），以降低功耗。

该器件还有一个嵌入式可编程电压检测器 (PVD)，用于监视 V_{DD} 电源并将其与 V_{PVD} 阈值进行比较。当 V_{DD} 低于 V_{PVD} 阈值和 / 或 V_{DD} 高于 V_{PVD} 阈值时，将产生中断。随后，中断服务程序会生成一条警告消息并且 / 或者使 MCU 进入安全状态。PVD 由软件使能。

3.5.3 调压器

调压器有三种工作模式：主模式 (MR)、低功耗模式 (LPR) 和掉电模式。

- MR 模式用于标称调压模式（运行）
- LPR 模式用于停止模式中。
- 掉电模式用于待机模式中：调压器输出为高阻，内核电路掉电，达到零功耗。

此调压器在复位后始终处于使能状态。在待机模式下处于禁止状态。

3.5.4 低功耗模式

STM32F301x6/8 支持三种低功耗模式，可在低功耗、短启动时间和可用唤醒源之间取得最佳平衡。

- 睡眠模式

在睡眠模式下，只有 CPU 停止工作。所有外设继续运行并可在发生中断 / 事件时唤醒 CPU。

- 停止模式

停止模式在保持 SRAM 和寄存器内容的同时，实现最低功耗。此时，1.8 V 模块的所有时钟都会停止，PLL、HSI RC 和 HSE 晶振也被禁止。还可以将调压器置于正常模式或低功耗模式。

可通过任意 EXTI 中断线将器件从停机模式唤醒。EXTI 线源可以是 16 根外部线之一、PVD 输出、RTC 闹钟、COMPx、I2C、USARTx。

- 待机模式

待机模式下可达到最低功耗。此时，内部调压器关闭，因此整个 1.8 V 域将断电。

PLL、HSI RC 和 HSE 晶振也会关闭。进入待机模式后，除备份域和待机电路中的寄存器外，SRAM 和寄存器的内容都将消失。

发生外部复位（NRST 引脚）、IWDG 复位、WKUP 引脚上出现上升沿或者触发 RTC 闹钟时，器件退出待机模式。

注：进入停机或待机模式时，RTC、IWDG 和相应的时钟源不会停止。

3.6 互连矩阵

多个外设间有直接连接。这使得外设间可自主通信，节省了 CPU 资源和功耗。此外，这些硬件连接的时延快速且可预测。

表 4. STM32F301x6/8 外设互连矩阵

互连源	互连目标	互连行为
TIMx	TIMx	定时器的同步或联动
	ADC1 DAC1	转换触发
	DMA	存储器至存储器传输触发
	Comp _x	比较器输出消隐
COMP _x	TIMx	定时器输入：OCREF_CLR 输入，输入捕获
ADC1	TIM1	模拟看门狗触发的定时器
GPIO RTCCLK HSE/32 MC0	TIM16	用作 HSI 和 LSI 校准输入通道的时钟源
CSS CPU（硬性故障） COMP _x PVD GPIO	TIM1 TIM15, 16, 17	定时器断开
GPIO	TIMx	外部触发，定时器断开
	ADC1 DAC1	转换外部触发
DAC1	COMP _x	比较器反相输入

注： 若需互连行为的更详细信息，请参考 STM32F301x6/8 和 STM32F318x8 参考手册 RM0366 的相应章节。


3.7 时钟和启动

在启动时执行系统时钟选择，但复位时会选择内部 RC 8 MHz 振荡器作为默认 CPU 时钟。启动时可以选择外部 4-32 MHz 时钟，随后将监视其是否失效。如果检测到该时钟失效，系统将自动切换回内部 RC 振荡器。同时生成软件中断（如果已使能）。类似地，必要时（例如，当间接使用的外部振荡器发生故障时）可以对 PLL 时钟输入进行完全的中断管理。

可通过多个预分频器配置 AHB 频率、高速 APB (APB2) 和低速 APB (APB1)。AHB 和高速 APB 域的最大频率为 72 MHz，而低速 APB 域的最大允许频率为 36 MHz。

高级时钟控制器使用单个晶振或振荡器为内核和所有外设提供时钟。可使用音频晶振以达到音频级的性能。

图 2. 时钟树



3.8 通用输入 / 输出 (GPIO)

每个 GPIO 引脚都可以由软件配置为输出（推挽或开漏）、输入（带或不带上拉 / 下拉）或外设复用功能。大多数 GPIO 引脚都具有数字或模拟复用功能。除模拟引脚外，所有 GPIO 都可承载高电流。

如果需要，可在特定序列后锁定 I/O 复用功能配置，以避免对 I/O 寄存器执行意外写操作。

快速 I/O 处理，I/O 切换可高达 36 MHz。

3.9 直接存储器访问 (DMA)

灵活的通用 DMA 能够管理存储器至存储器、外设至存储器、存储器至外设的传输。DMA 控制器支持循环缓冲区管理，当控制器到达缓冲区末尾时无需生成中断。

7 个 DMA 通道中的每个都连至专用硬件 DMA 请求，每个通道都支持软件触发。通过软件进行相关配置，并且数据源和数据目标之间传输的数据量不受限制。

DMA 可与以下主要外设一起使用：SPI、I²C、USART、定时器、DAC、ADC。

3.10 中断和事件

3.10.1 嵌套向量中断控制器 (NVIC)

STM32F301x6/8 器件内置有嵌套向量中断控制器 (NVIC)，可处理多达 60 个可屏蔽中断通道和 16 个优先级。

以下是 NVIC 的优势：

- 紧耦合的 NVIC 使得中断响应更快
- 直接向内核传递中断入口向量地址
- 紧耦合的 NVIC 内核接口
- 允许对中断进行早期处理
- 处理后到但优先级较高的中断
- 支持中断咬尾功能
- 自动保存处理器状态
- 退出中断时自动恢复现场，无需指令开销

NVIC 硬件模块以最短的中断延迟提供了灵活的中断管理功能。

3.11 快速模数转换器（ADC）

STM32F301x6/8 系列器件内置有模数转换器，其分辨率在 12 及 6 位间可选。该 ADC 具有多达 15 个外部通道，可在单次或扫描模式下执行转换。通道可配置为单端输入或差分输入。在扫描模式下，将对一组选定的模拟输入执行自动转换。

ADC 接口内置的其它逻辑功能允许：

- 同步采样和保持
- 单电阻相位电流读取技术。

ADC 可以使用 DMA 控制器。

有三个模拟看门狗可用。利用模拟看门狗功能，可以非常精确地监视一路、多路或所有选定通道的转换电压。当转换电压超出编程的阈值时，将产生中断。

通用定时器 (TIMx) 和高级控制定时器 (TIM1) 生成的事件可以分别内部连接到 ADC 启动触发信号和注入触发信号，从而实现 A/D 转换器和定时器的同步应用。

3.11.1 温度传感器

温度传感器 (TS) 可随温度变化线性生成电压 V_{SENSE} 。

温度传感器内部连接到 ADC1_IN16 输入通道，该通道用于将传感器输出电压转换为数字值。

传感器的线性很好，但必须对其校准以获得较好总精度的温度测量。由于工艺差别，温度传感器的偏移因芯片而异，因此未校准的内部温度传感器仅适合检测温度变化的应用。

为提高温度传感器的测量精度，每个器件都单独由 ST 在工厂校准。温度传感器的工厂校准数据由 ST 储存在系统存储区，访问模式为只读。

3.11.2 内部参考电压 (V_{REFINT})

内部参考电压 (V_{REFINT}) 为 ADC 和比较器提供了一个稳定的（带隙）电压输出。 V_{REFINT} 内部连接到 ADC1_IN18 输入通道。 V_{REFINT} 的精确电压由 ST 在生产测试期间对每部分单独测量，储存于系统存储区。访问模式为只读。

3.11.3 V_{BAT} 电池电压监控

此嵌入式的硬件特性允许应用使用内部 ADC 通道 ADC1_IN17，测量 V_{BAT} 电池电压。因为 V_{BAT} 电压可能高于 V_{DDA} ，超出 ADC 的输入范围，所以 V_{BAT} 引脚内部连至除 2 的桥接分配器。因此，转换出的数字值为 V_{BAT} 电压的一半。

3.12 数模转换器 (DAC)

一个 12 位缓冲 DAC 通道 (DAC1_OUT1) 可用于将数字信号转换为模拟电压信号输出。所选设计结构由集成的电阻串和采用反相配置的放大器组成。

该数字接口支持以下功能：

- 一个 DAC 输出通道
- 8 位或 12 位单调输出
- 12 位模式下数据采用左对齐或右对齐
- 同步更新功能
- 生成噪声波
- 生成三角波
- 与 DMA 相连
- 通过外部触发信号进行转换

3.13 运算放大器 (OPAMP)

STM32F301x6/8 内置有一个运算放大器，它具有外部或内部跟随器路由和 PGA 能力（使用外部元件，还可具有放大器和滤波器能力）。当选择该运算放大器时，会使用一个外部 ADC 通道以启用输出测量。

该运算放大器具有：

- 8.2 MHz 带宽
- 0.5 mA 输出能力
- 轨对轨输入 / 输出
- 在 PGA 模式中，增益可编程为 2、4、8、16。

3.14 超快速比较器（COMP）

STM32F301x6/8 器件内置有多达三个超快速轨到轨比较器，可提供下述特性：

- 内部或外部参考电压可编程
- 输出极性可选。

参考电压可为以下之一：

- 外部 I/O
- DAC 输出
- 内部参考电压或其约数（1/4、1/2、3/4）。请参考 [表 27: 内置内部参考电压](#) 以获取内部参考电压的值和精度。

所有比较器都可从 STOP 模式唤醒，也可为定时器生成中断和断开。

3.15 定时器和看门狗

STM32F301x6/8 含有先进的控制定时器、通用定时器、基本定时器、两个看门狗定时器和一个 SysTick 定时器。下表是高级控制、通用和基本定时器的特性比较。

表 5. 定时器的特性比较

定时器类型	Timer	计数器分辨率	计数器类型	预分频系数	DMA 请求生成	捕获 / 比较通道	互补输出
高级控制	TIM1 ⁽¹⁾	16 位	递增、递减、递增 / 递减	1 和 65536 之间的任意整数	有	4	有
通用	TIM2	32 位	递增、递减、递增 / 递减	1 和 65536 之间的任意整数	有	4	无
	TIM15 ⁽¹⁾	16 位	递增	1 和 65536 之间的任意整数	有	2	1
	TIM16 ⁽¹⁾ , TIM17 ⁽¹⁾	16 位	递增	1 和 65536 之间的任意整数	有	1	1
基本	TIM6	16 位	递增	1 和 65536 之间的任意整数	有	0	无

1. 当系统时钟源为 PLL 且 AHB 或 APB2 子系统时钟累积不超过 2 分频时，TIM1/15/16/17 可从运行于 144 MHz 的 PLL 提供时钟。

3.15.1 高级定时器 (TIM1)

每个高级控制定时器都可以看作在 6 个通道上复用的三相 PWM。它们具有带可编程插入死区的互补 PWM 输出。它们也可看作一个完整的通用定时器。4 个独立通道可以用于：

- 输入捕获
- 输出比较
- 具有全调制能力 (0-100%) 的 PWM 生成 (边沿或中央对齐模式)
- 单脉冲模式输出

在调试模式下, 可冻结高级控制定时器计数器, 同时禁止 PWM 输出, 从而关闭由这些输出驱动电源开关。

使用相同架构的通用 TIM 定时器 (在 [第 3.15.2 章节](#) 中说明) 共享很多特性, 因此高级控制定时器可通过定时器链接特性与 TIM 定时器共同工作, 提供同步或事件链接功能。

3.15.2 通用定时器 (TIM2、TIM15、TIM16、TIM17)

STM32F301x6/8 中最多内置有四个同步通用定时器 (请参见 [表 5](#) 以了解其差别)。每个通用定时器都可用于生成 PWM 输出, 或作为简单时间基准。

TIM2

TIM2 具有 32 位自动重载递增 / 递减计数器和 32 位预分频

它们都具有 4 个独立通道, 用于输入捕获 / 输出比较、PWM、单脉冲模式输出。它可通过定时器链接特性与其它通用定时器共同工作, 提供同步或事件链接功能。

在调试模式下, 计数器可以被冻结。

它有独立的 DMA 请求生成机制, 支持正交编码器。

TIM15、TIM16、TIM 17

这三个通用定时器具有中等范围的特性:

它们具有 16 位自动重载递增计数器和 16 位预分频。

- TIM15 具有 2 个通道和 1 个互补通道
- TIM16 和 TIM17 具有 1 个通道和 1 个互补通道

所有通道都可用于输入捕获 / 输出比较, PWM 或单脉冲模式输出。

这些定时器可通过定时器链接功能协同工作, 提供同步或事件链接功能。这些定时器有独立的 DMA 请求生成机制。

在调试模式下, 计数器可以被冻结。

3.15.3 基本定时器 (TIM6)

此定时器主要用于生成 DAC 触发信号。也可用作通用 16 位定时器。

3.15.4 独立看门狗 (IWDG)

独立看门狗基于 12 位递减计数器和 8 位预分频器。它由独立的 40 kHz 内部 RC 提供时钟；由于内部 RC 独立于主时钟，因此它可在停机和待机模式下工作。它既可用于看门狗，以在发生问题时复位器件，也可用作自由运行的定时器，以便为应用程序提供超时管理。通过选项字节，可对其进行硬件或软件配置。在调试模式下，计数器可以被冻结。

3.15.5 窗口看门狗 (WWDG)

窗口看门狗基于可设置为自由运行的 7 位递减计数器。它可以作为看门狗以在发生问题时复位器件。它由主时钟驱动。具有早期警告中断功能，并且计数器可在调试模式下被冻结。

3.15.6 SysTick 定时器

此定时器专用于实时操作系统，但也可用作标准递减计数器。它具有以下特性：

- 24 位递减计数器
- 自动重载功能
- 当计数器计为 0 时，产生可屏蔽系统中断。
- 可编程时钟源。

3.16 RTC (实时时钟) 和备份寄存器

RTC 和 20 个备份寄存器通过开关供电，当 V_{DD} 电源存在时，该开关选择 V_{DD} 供电，否则选择由 VBAT 引脚供电。备份寄存器由 5 个 32 位寄存器组成，用于在 V_{DD} 电源不存在时存储 20 字节的用户应用数据。

备份寄存器不会在系统复位或电源复位时复位，也不会当器件从待机模式唤醒时复位。

RTC 是一个独立的 BCD 定时器 / 计数器。它支持下列功能：

- 日历具有亚秒、秒、分、小时（12 或 24 格式）、星期几、日、月、年，格式为 BCD（二进制十进制数）。
- 自动调整每月是 28、29（闰年）、30 还是 31 天。
- 两个可编程闹钟具有从停止和待机模式唤醒的能力。
- 可运行时纠正 1 到 32767 个 RTC 时钟脉冲。这可用于与主时钟同步。
- 数字校准电路具有 1 ppm 的分辨率，以补偿石英晶振的不准确性。
- 两个防篡改检测引脚具有可编程的滤波器。当检测到篡改事件时，MCU 可从停止及待机模式唤醒。
- 时间戳特性可用于保存日历内容。此功能可由时间戳引脚上的事件触发，或由篡改事件触发。当检测到时间戳事件时，MCU 可从停止及待机模式唤醒。
- 17 位自动重载计数器可用于周期性中断，具有从 STOP/STANDBY 唤醒的能力。

RTC 时钟源可为：

- 32.768 kHz 的外部晶振
- 谐振器或振荡器
- 内部低功耗 RC 振荡器（典型频率为 40 kHz）
- 高速外部时钟的 32 分频。

3.17 内部集成电路总线 (I²C)

器件具有三个 I²C 总线接口，可工作于多主及从模式。每个 I²C 接口都可支持标准（最高 100 kHz）、快速（最高 400 kHz）、快速模式 +（最高 1 MHz）等模式。

所有 I²C 接口都支持 7 位和 10 位寻址模式，多个 7 位从地址（2 个地址，1 个可配置掩码）。它们还包括可编程的模拟和数字噪声滤波器。

表 6. I²C 模拟和数字滤波器的比较

	模拟滤波器	数字滤波器
抑制的脉冲宽度	≥ 50 ns	从 1 到 15 个 I ² C 外设时钟的可编程长度
优点	停止模式中仍可用	1. 附加的滤波能力 vs 标准需求。 2. 稳定长度
缺点	随温度、电压、工艺变化	当启用数字滤波器时，无法在地址匹配时从停止唤醒。

此外，它还提供了 SMBUS 2.0 和 PMBUS 1.1 的硬件支持：ARP 能力、主机通知协议、硬件 CRC（PEC）生成 / 验证、超时验证、ALERT 协议管理。它还有一个独立于 CPU 时钟的时钟域，这样 I²Cx（x=1, 3）可在地址匹配时从停止模式唤醒 MCU。

I²C 接口可以使用 DMA 控制器。

请参考表 7 以获取 I²C1、I²C2、I²C3 的可用特性。

表 7. STM32F301x6/8 I²C 实现

I ² C 特性 ⁽¹⁾	I ² C1	I ² C2	I ² C3
7 位寻址模式	X	X	X
10 位寻址模式	X	X	X
标准模式（高达 100 kbit/s）	X	X	X
快速模式（高达 400 kbit/s）	X	X	X
极速模式，20mA 输出驱动 I/O（高达 1 Mbit/s）	X	X	X
独立时钟	X	X	X
SMBus	X	X	X
从 STOP 唤醒	X	X	X

1. X = 支持。

3.18 通用同步 / 异步收发器 (USART)

STM32F301x6/8 器件具有三个嵌入式的通用同步收发器 (USART1、USART2、USART3)。

USART 接口的通信速率最高为 9 Mb/s。

所有 USART 都支持对 CTS 和 RTS 信号、多处理器通信模式、单线半双工通信模式、同步模式的硬件管理。

USART1 支持智能卡模式、IrDA SIR ENDEC、LIN 主能力、自动波特率检测。

所有 USART 均可使用 DMA 控制器。

请参考表 8 以获取所有 USART 接口的可用特性。

表 8. USART 特性

USART 模式 / 特性 ⁽¹⁾	USART1	USART2	USART3
调制解调器的硬件流控	X	X	X
使用 DMA 进行连续通信	X	X	X
多处理器通信	X	X	X
同步模式	X	X	X
SmartCard 模式	X	-	-
单线半双工通信	X	X	X
IrDA SIR ENDEC 模块	X	-	-
LIN 模式	X	-	-
双时钟域和从停止模式唤醒	X	-	-
接收器超时中断	X	-	-
Modbus 通信	X	-	-
自动波特率检测	X	-	-
驱动启用	X	X	X

1. X = 支持。

3.19 串行外设接口 (SPI) / 内部集成音频接口 (I2S)

两个 SPI 接口 (SPI2 和 SPI3) 在从模式和主模式下的全双工和单工模式通信速率最高可达 18 Mb/s。3 位预分频器可产生 8 种主模式频率，帧可配置为 4 位至 16 位。

提供两个标准 I2S 接口 (与 SPI2 和 SPI3 复用)，可在主模式或从模式下工作。这些接口可配置为使用 16/32 位分辨率的输入或输出通道。支持的音频采样频率为 8 kHz 到 192 kHz。当其中一个或两个 I2S 接口配置为主模式时，主时钟将以 256 倍采样频率输出到外部 DAC/CODEC。

有关 SPI2 和 SPI3 特性的信息，请参见表 9。

表 9. STM32F301x6/8 SPI/I2S 实现

SPI 特性 ⁽¹⁾	SPI2	SPI3
硬件 CRC 计算	X	X
Rx/Tx FIFO	X	X
NSS 脉冲模式	X	X
I2S 模式	X	X
TI 模式	X	X

1. X = 支持。

3.20 触摸感应控制器（TSC）

STM32F301x6/8 器件提供了向任何应用增加电容感应功能的简单解决方案。这些器件提供了多达 18 个电容感应通道，分布于 6 个模拟 I/O 组。

电容感应技术可检测传感器附近的手指压力，通过绝缘体（如玻璃、塑料）保护电路被直接接触。基于表面电荷转移采集原理，使用已证实有效的实现方法测量手指（或任何导电物质）产生的电容变化。它包含向传感器电容充电，然后将一部分累积的电荷转移为采样电容，直到此电容上的电压达到指定门限。为限制对 CPU 带宽的使用，此采集直接由硬件触摸感应控制器管理，仅需极少外部元件即可工作。

表 10. STM32F301x6/8 器件上可用的电容感应 GPIO

产品部	电容感应信号名称	引脚名称
1	TSC_G1_IO1	PA0
	TSC_G1_IO2	PA1
	TSC_G1_IO3	PA2
	TSC_G1_IO4	PA3
2	TSC_G2_IO1	PA4
	TSC_G2_IO2	PA5
	TSC_G2_IO3	PA6
	TSC_G2_IO4	PA7
3	TSC_G3_IO1	PC5
	TSC_G3_IO2	PB0
	TSC_G3_IO3	PB1
	TSC_G3_IO4	PB2
4	TSC_G4_IO1	PA9
	TSC_G4_IO2	PA10
	TSC_G4_IO3	PA13
	TSC_G4_IO4	PA14
5	TSC_G5_IO1	PB3
	TSC_G5_IO2	PB4
	TSC_G5_IO3	PB6
	TSC_G5_IO4	PB7
6	TSC_G6_IO1	PB11
	TSC_G6_IO2	PB12
	TSC_G6_IO3	PB13
	TSC_G6_IO4	PB14

表 11. STM32F301x6/8 器件上可用的电容感应通道数

模拟 I/O 组	电容感应通道数		
	STM32F301Rx	STM32F301Cx	STM32F301Kx
G1	3	3	3
G2	3	3	3
G3	3	2	1
G4	3	3	3
G5	3	3	3

表 11. STM32F301x6/8 器件上可用的电容感应通道数 (续)


模拟 I/O 组	电容感应通道数		
	STM32F301Rx	STM32F301Cx	STM32F301Kx
G6	3	3	0
电容感应通道数	18	17	13

3.21 红外发射器

STM32F301x6/8 器件提供了红外发射器解决方案。该解决方案基于 TIM16 和 TIM17 间的内部连接，如下图所示。

TIM17 用于提供载波频率，TIM16 提供要发送的主信号。红外输出信号在 PB9 或 PA13 上可用。为生成红外遥控信号，必须正确配置 TIM16 通道 1 和 TIM17 通道 1 以生成正确的波形。所有标准 IR 脉冲调制模式都可通过编程两个定时器输出比较通道获得。

图 3. 红外发射器



3.22 开发支持

3.22.1 串行线 JTAG 调试端口 (SWJ-DP)

内置的 ARM SWJ-DP 接口由 JTAG 和串行线调试端口结合而成，可以实现要连接到目标的串行线调试探头或 JTAG 探头。

JTAG TMS 和 TCK 引脚分别与 SWDIO 和 SWCLK 共用，TMS 引脚上的特定序列可用于在 JTAG-DP 和 SW-DP 之间切换。

4 引脚排列和引脚说明

图 4. STM32F301x6/8 UFQFN32 引脚排列




图 5. STM32F301x6/8 LQFP48 引脚排列




图 6. STM32F301x6/8 LQFP64 引脚排列




图 7. STM32F301x6/8 WLCSP49 焊球布局




表 12. 引脚排列表中使用的图例 / 缩略语

名称	缩写	定义
引脚名称	除非在引脚名下面的括号中特别说明，复位期间和复位后的引脚功能与实际引脚名相同	
引脚类型	S	电源引脚
	I	仅输入引脚
	I/O	输入 / 输出引脚
I/O 结构	FT	5 V 容限 I/O
	FTf	5 V 容限 I/O, I2C FM+ 选项
	TTa	3.3 V 容限 I/O
	TT	3.3 V 容限 I/O
	TC	标准 3.3V I/O
	B	专用 BOOT0 引脚
	RST	配有内置弱上拉电阻的双向复位引脚
注释	除非特别注释说明，否则在复位期间和复位后所有 I/O 都设为浮空输入	
引脚功能	复用功能	通过 GPIOx_AFR 寄存器选择的功能
	其他函数	通过外设寄存器直接选择 / 启用的功能



表 13. STM32F301x6/8 引脚定义

引脚号				引脚名称 (复位后功能)	引脚类型	I/O 结构	注释	复用功能	附加功能
UQFN32	WLCSP49	LQFP48	LQFP64						
-	B6	1	1	VBAT	S	-		备份电源	
-	D5	2	2	PC13 ⁽¹⁾ TAMPER1 WKUP2 (PC13)	I/O	TC	(1)	TIM1_CH1N	WKUP2, RTC_TAMP1, RTC_TS, RTC_OUT
-	C7	3	3	PC14 ⁽¹⁾ OSC32_IN (PC14)	I/O	TC	(1)		OSC32_IN
-	C6	4	4	PC15 ⁽¹⁾ OSC32_OUT (PC14)	I/O	TC	(1)		OSC32_OUT
2	D7	5	5	PF0 OSC_IN (PF0)	I/O	FTf		I2C2_SDA, SPI2_NSS/I2S2_WS, TIM1_CH3N	OSC_IN
3	D6	6	6	PF1 OSC_OUT (PF1)	O	FTf		I2C2_SCL, SPI2_SCK/I2S2_CK	OSC_OUT
4	E7	7	7	NRST	I/O	RST		器件复位输入 / 内部复位输出 (低电平有效)	
-	-	-	8	PC0	I/O	TTa		EVENTOUT, TIM1_CH1	ADC1_IN6
-	-	-	9	PC1	I/O	TTa		EVENTOUT, TIM1_CH2	ADC1_IN7
-	-	-	10	PC2	I/O	TTa		EVENTOUT, TIM1_CH3	ADC1_IN8
-	-	-	11	PC3	I/O	TTa		EVENTOUT, TIM1_CH4, TIM1_BKIN2	ADC1_IN9
6	E6	8	12	VSSA/VREF-	S	-		模拟接地 / 负参考电压	
5	A6	9	13	VDDA/VREF+	S	-		模拟供电 / 正参考电压	

表 13. STM32F301x6/8 引脚定义 (续)

引脚号				引脚名称 (复位后功能)	引脚类型	I/O 结构	注释	复用功能	附加功能
UQFN32	WLCSP49	LQFP48	LQFP64						
7	F6	10	14	PA0 -TAMPER2-WKUP1	I/O	TTa		TIM2_CH1/TIM2_ETR, TSC_G1_IO1, USART2_CTS, EVENTOUT	ADC1_IN1, RTC_TAMP2, WKUP1
8	G7	11	15	PA1	I/O	TTa		RTC_REFIN, TIM2_CH2, TSC_G1_IO2, USART2_RTS_DE, TIM15_CH1N, EVENTOUT	ADC1_IN2
9	E5	12	16	PA2	I/O	TTa		TIM2_CH3, TSC_G1_IO3, USART2_TX, COMP2_OUT, TIM15_CH1, EVENTOUT	ADC1_IN3, COMP2_INM
10	E4	13	17	PA3	I/O	TTa		TIM2_CH4, TSC_G1_IO4, USART2_RX, TIM15_CH2, EVENTOUT	ADC1_IN4
-	F7	-	18	VSS_4	S	-			
-	F2	-	19	VDD_4	S	-			
11	G6	14	20	PA4	I/O	TTa	(2)	TSC_G2_IO1, SPI3_NSS/I2S3_WS, USART2_CK, EVENTOUT	ADC1_IN5, DAC1_OUT1, COMP2_INM, COMP4_INM, COMP6_INM
12	F5	15	21	PA5	I/O	TTa		TIM2_CH1/TIM2_ETR, TSC_G2_IO2, EVENTOUT	OPAMP2_VINM
13	F4	16	22	PA6	I/O	TTa	(2)	TIM16_CH1, TSC_G2_IO3, TIM1_BKIN, EVENTOUT	ADC1_IN10, OPAMP2_VOUT
14	F3	17	23	PA7	I/O	TTa		TIM17_CH1, TSC_G2_IO4, TIM1_CH1N, EVENTOUT	ADC1_IN15, COMP2_INP, OPAMP2_VINP



表 13. STM32F301x6/8 引脚定义 (续)

引脚号				引脚名称 (复位后功能)	引脚类型	I/O 结构	注释	复用功能	附加功能
UQFN32	WLCSP49	LQFP48	LQFP64						
-	-	-	24	PC4	I/O	TT		EVENTOUT, TIM1_ETR, USART1_TX	
-	-	-	25	PC5	I/O	TTa		EVENTOUT, TIM15_BKIN, TSC_G3_IO1, USART1_RX	OPAMP2_VINM
15	G5	18	26	PB0	I/O	TTa		TSC_G3_IO2, TIM1_CH2N, EVENTOUT	ADC1_IN11, COMP4_INP, OPAMP2_VINP
-	G4	19	27	PB1	I/O	TTa		TSC_G3_IO3, TIM1_CH3N, COMP4_OUT, EVENTOUT	ADC1_IN12
-	G3	20	28	PB2	I/O	TTa		TSC_G3_IO4, EVENTOUT	COMP4_INM
-	E3	21	29	PB10	I/O	TT		TIM2_CH3, TSC_SYNC, USART3_TX, EVENTOUT	
-	G2	22	30	PB11	I/O	TTa		TIM2_CH4, TSC_G6_IO1, USART3_RX, EVENTOUT	ADC1_IN14, COMP6_INP
16	D3	23	31	VSS_2	S	-		数字接地	
17	B2	24	32	VDD_2	S	-		数字电源	
-	E2	25	33	PB12	I/O	TT		TSC_G6_IO2, I2C2_SMBAL, SPI2_NSS/I2S2_WS, TIM1_BKIN, USART3_CK, EVENTOUT	
-	G1	26	34	PB13	I/O	TTa		TSC_G6_IO3, SPI2_SCK/I2S2_CK, TIM1_CH1N, USART3_CTS, EVENTOUT	ADC1_IN13

表 13. STM32F301x6/8 引脚定义 (续)

引脚号				引脚名称 (复位后功能)	引脚类型	I/O 结构	注释	复用功能	附加功能
UQFN32	WLCSP49	LQFP48	LQFP64						
-	F1	27	35	PB14	I/O	TTa		TIM15_CH1, TSC_G6_IO4, SPI2_MISO/I2S2ext_SD, TIM1_CH2N, USART3_RTS_DE, EVENTOUT	OPAMP2_VINP
-	E1	28	36	PB15	I/O	TTa		RTC_REFIN, TIM15_CH2, TIM15_CH1N, TIM1_CH3N, SPI2_MOSI/I2S2_SD, EVENTOUT	COMP6_INM
-	-	-	37	PC6	I/O	FT		EVENTOUT, I2S2_MCK, COMP6_OUT	
-	-	-	38	PC7	I/O	FT		EVENTOUT, I2S3_MCK	
-	-	-	39	PC8	I/O	FT		EVENTOUT	
-	-	-	40	PC9	I/O	FTf		EVENTOUT, I2C3_SDA, I2SCKIN	
18	D1	29	41	PA8	I/O	FT		MCO, I2C3_SCL, I2C2_SMBAL, I2S2_MCK, TIM1_CH1, USART1_CK, EVENTOUT	
19	D2	30	42	PA9	I/O	FTf		I2C3_SMBAL, TSC_G4_IO1, I2C2_SCL, I2S3_MCK, TIM1_CH2, USART1_TX, TIM15_BKIN, TIM2_CH3, EVENTOUT	



表 13. STM32F301x6/8 引脚定义 (续)

引脚号				引脚名称 (复位后功能)	引脚类型	I/O 结构	注释	复用功能	附加功能
UQFN32	WLCSP49	LQFP48	LQFP64						
20	C2	31	43	PA10	I/O	FTf		TIM17_BKIN, TSC_G4_IO2, I2C2_SDA, SPI2_MISO/I2S2ext_SD, TIM1_CH3, USART1_RX, COMP6_OUT, TIM2_CH4, EVENTOUT	
21	C1	32	44	PA11	I/O	FT		SPI2_MOSI/I2S2_SD, TIM1_CH1N, USART1_CTS, TIM1_CH4, TIM1_BKIN2, EVENTOUT	
22	C3	33	45	PA12	I/O	FT		TIM16_CH1, I2SCKIN, TIM1_CH2N, USART1_RTS_DE, COMP2_OUT, TIM1_ETR, EVENTOUT	
23	B3	34	46	PA13	I/O	FT		SWDIO, TIM16_CH1N, TSC_G4_IO3, IR-OUT, USART3_CTS, EVENTOUT	
-	B1	35	47	VSS_3	S	-		数字接地	
-	B2	36	48	VDD_3	S	-		数字电源	
24	A1	37	49	PA14	I/O	FTf		SWCLK-JTCK, TSC_G4_IO4, I2C1_SDA, TIM1_BKIN, USART2_TX, EVENTOUT	
25	A2	38	50	PA15	I/O	FTf		JTDI, TIM2_CH1/TIM2_ETR, TSC_SYNC, I2C1_SCL, SPI3_NSS/I2S3_WS, USART2_RX, TIM1_BKIN, EVENTOUT	

表 13. STM32F301x6/8 引脚定义 (续)

引脚号				引脚名称 (复位后功能)	引脚类型	I/O 结构	注释	复用功能	附加功能
UQFN32	WLCSP49	LQFP48	LQFP64						
-	-	-	51	PC10	I/O	FT		EVENTOUT, SPI3_SCK/I2S3_CK, USART3_TX	
-	-	-	52	PC11	I/O	FT		EVENTOUT, SPI3_MISO/I2S3ext_SD, USART3_RX	
-	-	-	53	PC12	I/O	FT		EVENTOUT, SPI3_MOSI/I2S3_SD, USART3_CK	
-	-	-	54	PD2	I/O	FT		EVENTOUT	
26	A3	39	55	PB3	I/O	FT		JTDO-TRACESWO, TIM2_CH2, TSC_G5_IO1, SPI3_SCK/I2S3_CK, USART2_TX, EVENTOUT	
27	A4	40	56	PB4	I/O	FT		JTRST, TIM16_CH1, TSC_G5_IO2, SPI3_MISO/I2S3ext_SD, USART2_RX, TIM17_BKIN, EVENTOUT	
28	B4	41	57	PB5	I/O	FT		TIM16_BKIN, I2C1_SMBAL, SPI3_MOSI/I2S3_SD, USART2_CK, I2C3_SDA, TIM17_CH1, EVENTOUT	
29	C4	42	58	PB6	I/O	FTf		TIM16_CH1N, TSC_G5_IO3, I2C1_SCL, USART1_TX, EVENTOUT	
30	D4	43	59	PB7	I/O	FTf		TIM17_CH1N, TSC_G5_IO4, I2C1_SDA, USART1_RX, EVENTOUT	



表 13. STM32F301x6/8 引脚定义 (续)

引脚号				引脚名称 (复位后功能)	引脚类型	I/O 结构	注释	复用功能	附加功能
UQFN32	WLCSP49	LQFP48	LQFP64						
31	A5	44	60	BOOT0	I	B		启动存储器选择	
-	B5	45	61	PB8	I/O	FTf		TIM16_CH1, TSC_SYNC, I2C1_SCL, USART3_RX, TIM1_BKIN, EVENTOUT	
-	C5	46	62	PB9	I/O	FTf		TIM17_CH1, I2C1_SDA, IR-OUT, USART3_TX, COMP2_OUT, EVENTOUT	
32	D3	47	63	VSS_1	S	-		数字接地	
"1"	B7	48	64	VDD_1	S	-		数字电源	

1. PC13、PC14 和 PC15 通过电源开关供电。由于该开关的灌电流能力有限 (3 mA)，因此在输出模式下使用 GPIO PC13 到 PC15 时存在以下限制：

- 速率不得超过 2 MHz，最大负载为 30 pF
- 并且这些 GPIO 不能用作电流源（如用于驱动 LED）。

第一次备份域上电之后，PC13、PC14、PC15 作为 GPIO 工作。它们的功能取决于备份寄存器的内容，该内容不会被主复位进行复位。有关如何管理这些 GPIO 的详细信息，请参见 RM0366 参考手册中介绍电池备份区域和 BKP 寄存器的部分。

2. 这些 GPIO 的触摸感应灵敏度较低。因此，建议用其作为采样电容 I/O。

表 14. 端口 A 的复用功能

端口 & 引脚名称	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15	
	SYS_AF	TIM2/TIM15/TIM16/TIM17/EVENT	I2C3/TIM1/TIM2/TIM15	I2C3/TIM15/TSC	I2C1/I2C2/TIM1/TIM16/TIM17	SPI2/I2S2/SPI3/I2S3/Infrared	SPI2/I2S2/SPI3/I2S3/TIM1/Infrared	USART1/USART2/USART3/GPCOMP6	I2C3/GPCOMP2/GPCOMP4/GPCOMP6	TIM1/TIM15	TIM2/TIM17	TIM1	TIM1				EVENT
PA0	-	TIM2_CH1/TIM2_ETR	-	TSC_G1_IO1	-	-	-	USART2_CTS	-	-	-	-	-	-	-	-	EVENT OUT
PA1	RTC_REFIN	TIM2_CH2	-	TSC_G1_IO2	-	-	-	USART2_RTSD	-	-	-	-	-	-	-	-	EVENT OUT
PA2	-	TIM2_CH3	-	TSC_G1_IO3	-	-	-	USART2_TX	COMP2_OUT	TIM15_CH1	-	-	-	-	-	-	EVENT OUT
PA3	-	TIM2_CH4	-	TSC_G1_IO4	-	-	-	USART2_RX	-	-	-	-	-	-	-	-	EVENT OUT
PA4	-	-	-	TSC_G2_IO1	-	-	SPI3_NSS/I2S3_WS	USART2_CK	-	-	-	-	-	-	-	-	EVENT OUT
PA5	-	TIM2_CH1/TIM2_ETR	-	TSC_G2_IO2	-	-	-	-	-	-	-	-	-	-	-	-	EVENT OUT
PA6	-	TIM16_CH1	-	TSC_G2_IO3	-	-	TIM1_BKIN	-	-	-	-	-	-	-	-	-	EVENT OUT
PA7	-	TIM17_CH1	-	TSC_G2_IO4	-	-	TIM1_CH1N	-	-	-	-	-	-	-	-	-	EVENT OUT
PA8	MCO	-	-	I2C3_SCL	I2C2_SMBAL	I2S2_MCK	TIM1_CH1	USART1_CK	-	-	-	-	-	-	-	-	EVENT OUT



表 14. 端口 A 的复用功能（续）

端口 & 引脚名称	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15	
	SYS_AF	TIM2/TIM15/TIM16/TIM17/EVENT	I2C3/TIM1/TIM2/TIM15	I2C3/TIM15/TSC	I2C1/I2C2/TIM1/TIM16/TIM17	SPI2/I2S2/ SPI3/I2S3/Infrared	SPI2/I2S2/SPI3/ I2S3/TIM1/Infrared	USART1/USART2/USART3/ GPCOMP6	I2C3/GPCOMP2 /GPCOMP4/GPCOMP6	TIM1/TIM15	TIM2/TIM17	TIM1	TIM1				EVENT
PA9	-	-	I2C3_S MBAL	TSC_G 4_IO1	I2C2_S CL	I2S3_MC K	TIM1_CH2	USART 1_TX	-	-	TIM2_C H3	-	-	-	-	-	EVENT OUT
PA10	-	TIM17_ BKIN		TSC_G 4_IO2	I2C2_S DA	SPI2_MIS O/I2S2ext _SD	TIM1_CH3	USART 1_RX	COMP6 _OUT		TIM2_C H4	-	-	-	-	-	EVENT OUT
PA11	-	-	-	-	-	SPI2_MO SI/I2S2_S D	TIM1_CH1 N	USART 1_CTS	-		-	TIM1_C H4	TIM1_B KIN2	-	-	-	EVENT OUT
PA12	-	TIM16_ CH1	-	-	-	I2SCKIN	TIM1_CH2 N	USART 1_RTS_ DE	COMP2 _OUT		-	TIM1_E TR	-	-	-	-	EVENT OUT
PA13	SWDAT- JTMS	TIM16_ CH1N	-	TSC_G 4_IO3	-	IR-OUT	-	USART 3_CTS	-	-	-	-	-	-	-	-	EVENT OUT
PA14	SWCLK- JTCK		-	TSC_G 4_IO4	I2C1_S DA	-	TIM1_BKIN	USART 2_TX	-	-	-	-	-	-	-	-	EVENT OUT
PA15	JTDI	TIM2_C H1/ TIM2_E TR	-	TSC_S YNC	I2C1_S CL	-	SPI3_NSS/ I2S3_WS	USART 2_RX	-	TIM1_B KIN	-	-	-	-	-	-	EVENT OUT

表 15. 端口 B 的复用功能

端口 & 引脚名称	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15	
	SYS_AF	TIM2/TIM15/TIM16/TIM17/EVENT	I2C3/TIM1/TIM2/TIM15	I2C3/TIM15/TSC	I2C1/I2C2/TIM1/TIM16/TIM17	SPI2/I2S2/SPI3/I2S3/Infrared	SPI2/I2S2/SPI3/I2S3/TIM1/Infrared	USART1/USART2/USART3/GPCOMP6	I2C3/GPCOMP2/GPCOMP4/GPCOMP6	TIM1/TIM15	TIM2/TIM17	TIM1	TIM1				EVENT
PB0	-	-	-	TSC_G3_IO2	-	-	TIM1_C H2N	-	-	-	-	-	-	-	-	-	EVENT OUT
PB1	-	-	-	TSC_G3_IO3	-	-	TIM1_C H3N	-	COMP4_OUT	-	-	-	-	-	-	-	EVENT OUT
PB2				TSC_G3_IO4	-	-											EVENT OUT
PB3	JTDO-TRACE SWO	TIM2_C H2	-	TSC_G5_IO1	-	-	SPI3_SCK/I2S3_CK	USART2_TX	-	-	-	-	-	-	-	-	EVENT OUT
PB4	JTRST	TIM16_CH1	-	TSC_G5_IO2	-	-	SPI3_MISO/I2S3_SD	USART2_RX	-	-	TIM17_BKIN	-	-	-	-	-	EVENT OUT
PB5	-	TIM16_BKIN	-		I2C1_S MBAI	-	SPI3_MOSI/I2S3ext_SD	USART2_CK	I2C3_SDA	-	TIM17_CH1	-	-	-	-	-	EVENT OUT
PB6	-	TIM16_CH1N	-	TSC_G5_IO3	I2C1_S CL	-	-	USART1_TX	-	-	-	-	-	-	-	-	EVENT OUT
PB7	-	TIM17_CH1N	-	TSC_G5_IO4	I2C1_S DA	-	-	USART1_RX	-	-	-	-	-	-	-	-	EVENT OUT
PB8	-	TIM16_CH1	-	TSC_S YNC	I2C1_S CL	-	-	USART3_RX	-		-	-	TIM1_BKIN	-	-	-	EVENT OUT
PB9	-	TIM17_CH1	-		I2C1_S DA	-	IR-OUT	USART3_TX	COMP2_OUT		-	-	-	-	-	-	EVENT OUT



表 15. 端口 B 的复用功能 (续)

端口 & 引脚名称	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15	
	SYS_AF	TIM2/TIM15/TIM16/TIM17/EVENT	I2C3/TIM1/TIM2/TIM15	I2C3/TIM15/TSC	I2C1/I2C2/TIM1/TIM16/TIM17	SPI2/I2S2/SPI3/I2S3/Infrared	SPI2/I2S2/SPI3/I2S3/TIM1/Infrared	USART1/USART2/USART3/GPCOMP6	I2C3/GPCOMP2/GPCOMP4/GPCOMP6	TIM1/TIM15	TIM2/TIM17	TIM1	TIM1				EVENT
PB10	-	TIM2_C H3	-	TSC_S YNC	-	-	-	USART 3_TX	-	-	-	-	-	-	-	-	EVENT OUT
PB11	-	TIM2_C H4	-	TSC_G 6_IO1	-	-	-	USART 3_RX	-	-	-	-	-	-	-	-	EVENT OUT
PB12	-	-	-	TSC_G 6_IO2	I2C2_S MBAL	SPI2_N SS/I2S2 _WS	TIM1_B KIN	USART 3_CK	-	-	-	-	-	-	-	-	EVENT OUT
PB13	-	-	-	TSC_G 6_IO3	-	SPI2_S CK/ I2S2_C K	TIM1_C H1N	USART 3_CTS	-	-	-	-	-	-	-	-	EVENT OUT
PB14	-	TIM15_ CH1	-	TSC_G 6_IO4	-	SPI2_MI SO/I2S2 ext_SD	TIM1_C H2N	USART 3_RTS_ DE	-	-	-	-	-	-	-	-	EVENT OUT
PB15	RTC_R EFIN	TIM15_ CH2	TIM15_ CH1N	-	TIM1_C H3N	SPI2_M OSI/ I2S2_S D	-	-	-	-	-	-	-	-	-	-	EVENT OUT

表 16. 端口 C 的复用功能

端口 & 引脚名称	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7
	SYS_AF	TIM2/TIM15/ TIM16/TIM17/ EVENT	I2C3/TIM1/TIM2 /TIM15	I2C3/TIM15/ TSC	I2C1/I2C2/TIM1/ TIM16/TIM17	SPI2/I2S2/ SPI3/I2S3 红外	SPI2/I2S2/SPI3/ I2S3/TIM1/ 红外	USART1/ USART2/ USART3/ GPCOMP6
PC0	-	EVENTOUT	TIM1_CH1	-	-	-	-	-
PC1	-	EVENTOUT	TIM1_CH2	-	-	-	-	-
PC2	-	EVENTOUT	TIM1_CH3	-	-	-	-	-
PC3	-	EVENTOUT	TIM1_CH4	-	-	-	TIM1_BKIN2	-
PC4	-	EVENTOUT	TIM1_ETR	-	-	-	-	USART1_TX
PC5	-	EVENTOUT	TIM15_BKIN	TSC_G3_IO1	-	-	-	USART1_RX
PC6	-	EVENTOUT	-	-	-	-	I2S2_MCK	COMP6_OUT
PC7	-	EVENTOUT	-	-	-	-	I2S3_MCK	-
PC8	-	EVENTOUT	-	-	-	-	-	-
PC9	-	EVENTOUT	-	I2C3_SDA	-	I2SCKIN	-	-
PC10	-	EVENTOUT	-	-	-	-	SPI3_SCK/ I2S3_CK	USART3_TX
PC11	-	EVENTOUT	-	-	-	-	SPI3_MISO/I2S3e xt_SD	USART3_RX
PC12	-	EVENTOUT	-	-	-	-	SPI3_MOSI/I2S3_ SD	USART3_CK
PC13	-	-	-	-	TIM1_CH1N	-	-	-
PC14	-	-	-	-	-	-	-	-
PC15	-	-	-	-	-	-	-	-



表 17. 端口 D 的复用功能

端口 & 引脚名称	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7
SYS_AF		TIM2/TIM15/ TIM16/TIM17/ EVENT	I2C3/TIM1/TIM2/ TIM15	I2C3/TIM15/TSC	I2C1/I2C2/TIM1/ TIM16/TIM17	SPI2/I2S2/ SPI3/I2S3/ 红外	SPI2/I2S2/SPI3/ I2S3/TIM1/ 红外	USART1/ USART2/ USART3/ GPCOMP6
PD2	-	EVENTOUT	-	-	-	-	-	-

表 18. 端口 F 的复用功能

端口 & 引脚名称	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7
SYS_AF		TIM2/TIM15/ TIM16/TIM17/ EVENT	I2C3/TIM1/TIM2/ TIM15	I2C3/TIM15/TSC	I2C1/I2C2/TIM1/ TIM16/TIM17	SPI2/I2S2/ SPI3/I2S3/ 红外	SPI2/I2S2/SPI3/ I2S3/TIM1/ 红外	USART1/USAR T2/USART3/ GPCOMP6
PF0	-	-	-	-	I2C2_SDA	SPI2_NSS/ I2S2_WS	TIM1_CH3N	-
PF1	-	-	-	-	I2C2_SCL	SPI2_SCK/ I2S2_CK	-	-

5 存储器映射

图 8. STM32F301x6/8 存储器映射




表 19. STM32F301x6 STM32F301x8 外设寄存器边界地址

总线	边界地址	大小 (字节)	外设
AHB3	0x5000 0000 - 0x5000 03FF	1 K	ADC1
	0x4800 1800 - 0x4FFF FFFF	~132 M	保留
AHB2	0x4800 1400 - 0x4800 17FF	1 K	GPIOF
	0x4800 1000 - 0x4800 13FF	1 K	保留
	0x4800 0C00 - 0x4800 0FFF	1 K	GPIOD
	0x4800 0800 - 0x4800 0BFF	1 K	GPIOC
	0x4800 0400 - 0x4800 07FF	1 K	GPIOB
	0x4800 0000 - 0x4800 03FF	1 K	GPIOA
	0x4002 4400 - 0x47FF FFFF	~128 M	保留
AHB1	0x4002 4000 - 0x4002 43FF	1 K	TSC
	0x4002 3400 - 0x4002 3FFF	3 K	保留
	0x4002 3000 - 0x4002 33FF	1 K	CRC
	0x4002 2400 - 0x4002 2FFF	3 K	保留
	0x4002 2000 - 0x4002 23FF	1 K	Flash 接口
	0x4002 1400 - 0x4002 1FFF	3 K	保留
	0x4002 1000 - 0x4002 13FF	1 K	RCC
	0x4002 0400 - 0x4002 0FFF	3 K	保留
	0x4002 0000 - 0x4002 03FF	1 K	DMA1
	0x4001 8000 - 0x4001 FFFF	32 K	保留
APB2	0x4001 4C00 - 0x4001 7FFF	13 K	保留
	0x4001 4800 - 0x4001 4BFF	1 K	TIM17
	0x4001 4400 - 0x4001 47FF	1 K	TIM16
	0x4001 4000 - 0x4001 43FF	1 K	TIM15
	0x4001 3C00 - 0x4001 3FFF	1 K	保留
	0x4001 3800 - 0x4001 3BFF	1 K	USART1
	0x4001 3000 - 0x4001 37FF	2 K	保留
	0x4001 2C00 - 0x4001 2FFF	1 K	TIM1
	0x4001 0800 - 0x4001 2BFF	8 K	保留
	0x4001 0400 - 0x4001 07FF	1 K	EXTI
	0x4001 0000 - 0x4001 03FF	1 K	SYSCFG + COMP + OPAMP
	0x4000 9C00 - 0x4000 FFFF	25 K	保留

表 19. STM32F301x6 STM32F301x8 外设寄存器边界地址 (续)

总线	边界地址	大小 (字节)	外设
APB1	0x4000 7C00 - 0x4000 9BFF	8 K	保留
	0x4000 7800 - 0x4000 7BFF	1 K	I2C3
	0x4000 7400 - 0x4000 77FF	1 K	DAC1
	0x4000 7000 - 0x4000 73FF	1 K	PWR
	0x4000 5C00 - 0x4000 6FFF	5 K	保留
	0x4000 5800 - 0x4000 5BFF	1 K	I2C2
	0x4000 5400 - 0x4000 57FF	1 K	I2C1
	0x4000 4C00 - 0x4000 53FF	2 K	保留
	0x4000 4800 - 0x4000 4BFF	1 K	USART3
	0x4000 4400 - 0x4000 47FF	1 K	USART2
	0x4000 4000 - 0x4000 43FF	1 K	I2S3ext
	0x4000 3C00 - 0x4000 3FFF	1 K	SPI3/I2S3
	0x4000 3800 - 0x4000 3BFF	1 K	SPI2/I2S2
	0x4000 3400 - 0x4000 37FF	1 K	I2S2ext
	0x4000 3000 - 0x4000 33FF	1 K	IWDG
	0x4000 2C00 - 0x4000 2FFF	1 K	WWDG
	0x4000 2800 - 0x4000 2BFF	1 K	RTC
	0x4000 1400 - 0x4000 27FF	5 K	保留
	0x4000 1000 - 0x4000 13FF	1 K	TIM6
	0x4000 0400 - 0x4000 0FFF	3 K	保留
0x4000 0000 - 0x4000 03FF	1 K	TIM2	
	0x2000 4000 - 3FFF FFFF	~512 M	保留
	0x2000 0000 - 0x2000 3FFF	16 K	SRAM
	0x1FFF F800 - 0x1FFF FFFF	2 K	选项字节
	0x1FFF D800 - 0x1FFF F7FF	8 K	系统存储器
	0x0801 0000 - 0x1FFF D7FF	~384 M	保留
	0x0800 0000 - 0x0800 FFFF	64 K	主 Flash
	0x0001 0000 - 0x07FF FFFF	~128 M	保留
	0x0000 000 - 0x0000 FFFF	64 K	主 Flash、系统存储器或 SRAM (取决于 BOOT 配置)

6 电气特性

6.1 参数条件

若无另行说明，所有电压都以 V_{SS} 为基准。

6.1.1 最小值和最大值

除非特别说明，所有器件的最小值和最大值已在生产期间进行过测试，测试环境温度为 $T_A = 25\text{ }^\circ\text{C}$ 和 $T_A = T_{Amax}$ （取决于所选器件的温度范围），这些值能在最坏的环境温度、供电电压和时钟频率条件下得到保证。

根据特性分析结果、设计仿真和 / 或技术特性得到的数据在表格的脚注中说明，并未在生产中进行测试。在特性分析基础上，最小值和最大值是通过样本测试后，取其平均值再加上或减去三倍的标准差（平均值 $\pm 3\sigma$ ）得到。

6.1.2 典型值

除非特别说明，典型数据都基于 $T_A = 25\text{ }^\circ\text{C}$ ， $V_{DD} = V_{DDA} = 3.3\text{ V}$ 。它们未经测试，仅供设计参考。

典型的 ADC 精度值是通过对一个标准扩散批次采样，在整个温度范围内执行特性分析确定的，其中 95% 的器件的误差小于或等于指定的值（平均值 $\pm 2\sigma$ ）。

6.1.3 典型曲线


除非特别说明，否则所有典型曲线未经测试，仅供设计参考。

6.1.4 负载电容

图 9 中显示了用于测量引脚参数的负载条件。


6.1.5 引脚输入电压

图 10 中显示了器件引脚上输入电压的测量方法。



6.1.6 电源方案


图 11. 电源方案



注意: 每个电源对 (例如 V_{DD}/V_{SS} , V_{DDA}/V_{SSA}) 必须使用上述的滤波陶瓷电容去耦。这些电容必须尽量靠近或低于 PCB 下面的适当引脚, 以确保器件正常工作。

6.1.7 电流消耗测量

图 12. 电流消耗测量方案



6.2 绝对最大额定值

如果加在器件上的载荷超过 [表 20: 电压特性](#)、[表 21: 电流特性](#) 和 [表 22: 热特性](#) 中列出的绝对最大额定值，则可能导致器件永久损坏。这些数值只是额定应力，并不意味着器件在这些条件下功能正常。长期工作在最大额定值条件下可能会影响器件的可靠性。

表 20. 电压特性⁽¹⁾

符号	额定值	最小值	最大值	单位
$V_{DD}-V_{SS}$	外部主电源电压（包括 V_{DDA} 、 V_{BAT} 和 V_{DD} ）	-0.3	4.0	V
$V_{DD}-V_{DDA}$	$V_{DD} > V_{DDA}$ 所允许的电压差	-	0.4	V
$V_{IN}^{(2)}$	FT 和 FTf 引脚上的输入电压	$V_{SS} - 0.3$	$V_{DD} + 4.0$	V
	TTa 和 TT 引脚上的输入电压	$V_{SS} - 0.3$	4.0	
	任何其它引脚上的输入电压	$V_{SS} - 0.3$	4.0	
	Boot0 引脚上的输入电压	0	9	
ΔV_{DDx}	不同 V_{DD} 电源引脚之间的电压变化	-	50	mV
$ V_{SSx} - V_{SS} $	不同接地引脚之间的电压变化	-	50	
$V_{ESD}(HBM)$	静电放电电压（人体模型）	请参见 第 6.3.12 章节: 电气敏感特性		V

- 在允许的范围內，所有主电源（ V_{DD} 、 V_{DDA} ）和接地（ V_{SS} 、 V_{SSA} ）引脚必须始终连接到外部电源。 V_{DDA} 和 V_{DD} 间必须考虑下述关系：
在上电顺序中， V_{DDA} 必须在 V_{DD} 之前，或与其同时通电。
 V_{DDA} 必须大于等于 V_{DD} 。
- 必须始终遵循 V_{IN} 的最大值。有关允许的最大注入电流值的信息，请参见 [表 21: 电流特性](#)。

表 21. 电流特性

符号	额定值	最大值	单位
ΣI_{VDD}	流入所有 V_{DD_x} 电源线的总电流（拉电流）	130	mA
ΣI_{VSS}	流出所有 V_{SS_x} 接地线的总电流（灌电流）	-130	
I_{VDD}	流入每个 V_{DD_x} 电源线的最大电流（拉电流） ⁽¹⁾	100	
I_{VSS}	流出每个 V_{SS_x} 接地线的最大电流（灌电流） ⁽¹⁾	-100	
$I_{IO}(PIN)$	任意 I/O 和控制引脚的输出灌电流	25	
	任意 I/O 和控制引脚的输出拉电流	-25	
$\Sigma I_{IO}(PIN)$	所有 I/O 和控制引脚上的总输出灌电流 ⁽²⁾	80	
	所有 I/O 和控制引脚上的总输出拉电流 ⁽²⁾	-80	
$I_{INJ}(PIN)$	TT、FT、FTf、B 引脚上的注入电流 ⁽³⁾	-5/+0	
	TC 和 RST 引脚上的注入电流 ⁽⁴⁾	+/-5	
	TTa 引脚上的注入电流 ⁽⁵⁾	+/-5	
$\Sigma I_{INJ}(PIN)$	所有 I/O 和控制引脚上的总注入电流 ⁽⁶⁾	+/-25	

1. 在允许的范围内，所有主电源（ V_{DD} 、 V_{DDA} ）和接地（ V_{SS} 和 V_{SSA} ）引脚必须始终连接到外部电源。
2. 此电流消耗必须正确分布至所有 I/O 和控制引脚。总输出电流一定不能在参考高引脚数 LQFP 封装的两个连续电源引脚间灌 / 拉。
3. 这些 I/O 上无法正向注入，输入电压低于指定的最大值时也不会发生正向注入。
4. 当 $V_{IN} > V_{DD}$ 时，会产生正向注入电流；当 $V_{IN} < V_{SS}$ 时，会产生反向注入电流。不得超出 $I_{INJ(PIN)}$ 。有关允许的最大输入电压值的信息，请参见表 20: 电压特性。
5. 当 $V_{IN} > V_{DDA}$ 时，会产生正向注入电流；当 $V_{IN} < V_{SS}$ 时，会产生反向注入电流。不得超出 $I_{INJ(PIN)}$ 。有关允许的最大输入电压值的信息，另请参见表 20: 电压特性。反向注入电流会干扰器件的模拟性能。请参见表 65 下方的注释⁽²⁾。
6. 当多个输入同时存在注入电流时， $\Sigma I_{INJ(PIN)}$ 的最大值等于正向注入电流和反向注入电流（瞬时值）的绝对值之和。

表 22. 热特性

符号	额定值	值	单位
T_{STG}	储存温度范围	-65 到 +150	°C
T_J	最大结温	150	°C

6.3 工作条件

6.3.1 通用工作条件

表 23. 通用工作条件

符号	参数	条件	最小值	最大值	单位
f_{HCLK}	内部 AHB 时钟频率	-	0	72	MHz
f_{PCLK1}	内部 APB1 时钟频率	-	0	36	
f_{PCLK2}	内部 APB2 时钟频率	-	0	72	
V_{DD}	标准工作电压	-	2	3.6	V
V_{DDA}	模拟工作电压 (未使用 OPAMP 和 DAC)	必须具有大于等于 V_{DD} 的电位	2	3.6	V
	模拟工作电压 (使用 OPAMP 和 DAC)		2.4	3.6	
V_{BAT}	备份工作电压	-	1.65	3.6	V
V_{IN}	I/O 输入电压	TC I/O	-0.3	$V_{DD}+0.3$	V
		TT I/O ⁽¹⁾	-0.3	3.6	
		TTa I/O 引脚	-0.3	$V_{DDA}+0.3$	
		FT 和 FTf I/O ⁽¹⁾	-0.3	5.5	
		BOOT0	0	5.5	
P_D	以下条件下的功率耗散: 后缀为 6 时, $T_A = 85\text{ }^\circ\text{C}$ 或 后缀为 7 时, $T_A = 105\text{ }^\circ\text{C}$ ⁽²⁾	LQFP64	-	444	mΩ
		LQFP48	-	364	mΩ
T_A	环境温度 (后缀为 6 的版本)	最大功率耗散	-40	85	°C
		低功率耗散 ⁽³⁾	-40	105	
	环境温度 (后缀为 7 的版本)	最大功率耗散	-40	105	°C
		低功率耗散 ⁽³⁾	-40	125	
T_J	结温范围	后缀为 6 的版本	-40	105	°C
		后缀为 7 的版本	-40	125	

1. 要使电压保持在高于 $V_{DD}+0.3\text{ V}$, 必须禁止内部上拉 / 下拉电阻。
2. 如果 T_A 较低, 只要 T_J 不超过 T_{Jmax} (参见), 便允许更高的 P_D 值。请参见表 78: 封装热特性。
3. 在低功率耗散状态下, 只要 T_J 不超过 T_{Jmax} (参见), T_A 便可扩展到此范围。请参见表 78: 封装热特性

6.3.2 上电 / 掉电时的工作条件

表 24 中给出的参数是在表 23 中汇总的环境温度条件下测试得出。

表 24. 上电 / 掉电时的工作条件

符号	参数	条件	最小值	最大值	单位
t_{VDD}	V_{DD} 上升时间速率	-	0	∞	$\mu\text{s/V}$
	V_{DD} 下降时间速率		20	∞	
t_{VDDA}	V_{DDA} 上升时间速率	-	0	∞	
	V_{DDA} 下降时间速率		20	∞	

6.3.3 内置复位和电源控制模块特性

表 25 中给出的参数是在表 23 中汇总的环境温度和 V_{DD} 电源电压条件下测试得出的。

表 25. 内置复位和电源控制模块特性

符号	参数	条件	最小值	典型值	最大值	单位
$V_{POR/PDR}^{(1)}$	上电 / 掉电复位阈值	下降沿	1.8 ⁽²⁾	1.88	1.96	V
		上升沿	1.84	1.92	2.0	V
$V_{PDRhyst}^{(1)}$	PDR 迟滞		-	40	-	mV
$t_{RSTTEMPO}^{(3)}$	POR 复位持续时间		1.5	2.5	4.5	ms

1. PDR 检测器监控 V_{DD} 及 V_{DDA} （若在选项字节中保持启用）。PDR 检测器仅监控 V_{DD} 。
2. 产品特性由设计保证低至 $V_{POR/PDR}$ 的最小值。
3. 通过特性分析确定，未经生产测试。

表 26. 可编程电压检测器特性

符号	参数	条件	最小值 (1)	典型值	最大值 (1)	单位
V _{PVD0}	PVD 阈值 0	上升沿	2.1	2.18	2.26	V
		下降沿	2	2.08	2.16	
V _{PVD1}	PVD 阈值 1	上升沿	2.19	2.28	2.37	
		下降沿	2.09	2.18	2.27	
V _{PVD2}	PVD 阈值 2	上升沿	2.28	2.38	2.48	
		下降沿	2.18	2.28	2.38	
V _{PVD3}	PVD 阈值 3	上升沿	2.38	2.48	2.58	
		下降沿	2.28	2.38	2.48	
V _{PVD4}	PVD 阈值 4	上升沿	2.47	2.58	2.69	
		下降沿	2.37	2.48	2.59	
V _{PVD5}	PVD 阈值 5	上升沿	2.57	2.68	2.79	
		下降沿	2.47	2.58	2.69	
V _{PVD6}	PVD 阈值 6	上升沿	2.66	2.78	2.9	
		下降沿	2.56	2.68	2.8	
V _{PVD7}	PVD 阈值 7	上升沿	2.76	2.88	3	
		下降沿	2.66	2.78	2.9	
V _{PVDhyst} ⁽²⁾	PVD 迟滞		-	100	-	mV
ID _D (PVD)	PVD 电流消耗		-	0.15	0.26	μA

1. 数据仅基于特征结果，未经生产测试。

2. 由设计保证，未经生产测试。

6.3.4 内置参考电压

表 27 中给出的参数是在表 23 中汇总的环境温度和 V_{DD} 电源电压条件下测试得出的。

表 27. 内置内部参考电压

符号	参数	条件	最小值	典型值	最大值	单位
V_{REFINT}	内部参考电压	$-40\text{ }^{\circ}\text{C} < T_A < +105\text{ }^{\circ}\text{C}$	1.16	1.2	1.25	V
		$-40\text{ }^{\circ}\text{C} < T_A < +85\text{ }^{\circ}\text{C}$	1.16	1.2	1.24 ⁽¹⁾	V
$T_{S_vrefint}$	读取内部参考电压时的 ADC 采样时间	-	2.2	-	-	μs
V_{RERINT}	整个温度范围内的内部参考电压	$V_{DD} = 3\text{ V} \pm 10\text{ mV}$	-	-	10 ⁽²⁾	mV
T_{Coeff}	温度系数	-	-	-	100 ⁽²⁾	ppm/ ^o C

1. 数据基于特征结果，未经生产测试。

2. 由设计保证，未经生产测试。

表 28. 内部参考电压校准值

校准值名称	说明	存储器地址
V_{REFINT_CAL}	原始数据在温度 30 °C 时获取 $V_{DDA} = 3.3\text{ V}$	0x1FFF F7BA - 0x1FFF F7BB

6.3.5 供电电流特性

电流消耗受多个参数和因素影响，其中包括工作电压、环境温度、I/O 引脚负载、器件软件配置、工作频率、I/O 引脚开关速率、程序在存储器中的位置以及执行的二进制代码等。

图 12: 电流消耗测量方案中介绍了电流消耗的测量方法。

本节所述各种运行模式下的电流消耗测量值都通过一套精简代码得出，利用这套代码与 CoreMark 代码得出的消耗相同。

注：总电流消耗为 I_{DD} 和 I_{DDA} 之和。

典型和最大电流消耗

MCU 处于下述条件下:

- 所有 I/O 引脚都处于输入模式， V_{DD} 或 V_{SS} 上为静态值（无负载）
- 所有外设都处于禁止状态，有明确说明时除外
- Flash 访问时间调整为 f_{HCLK} 的频率（0 到 24 MHz 时为 0 个等待周期，24 到 48 MHz 时为 1 个等待周期，48 到 72 MHz 时为 2 个等待周期）
- Prefetch in ON (reminder: this bit must be set before clock setting and bus prescaling)
- 使能外设时， $f_{PCLK2} = f_{HCLK}$ ， $f_{PCLK1} = f_{HCLK}/2$
- 当 $f_{HCLK} > 8$ MHz 时，PLL 为 ON，PLL 输入等于 HSI/2（4 MHz）或在旁路模式中等于 HSE（8 MHz）。

表 29 至 表 35 中给出的参数是在表 23 中汇总的环境温度电源电压条件下测试得出的。

表 29. $V_{DD} = 3.6V$ 时， V_{DD} 电源的典型和最大电流消耗

符号	参数	条件	f_{HCLK}	使能所有外设				禁止所有外设				单位
				典型值	Max @ $T_A^{(1)}$			典型值	Max @ $T_A^{(1)}$			
					25 °C	85 °C	105 °C		25 °C	85 °C	105 °C	
I_{DD}	电源电流处于运行模式，从闪存执行	外部时钟 (HSE 旁路)	72 MHz	45.7	48.6	50.0	52.0	25.5	27.5	28.1	28.8	mA
			64 MHz	40.6	43.6	44.5	46.4	22.7	24.6	25.2	25.9	
			48 MHz	30.8	33.6	34.1	35.5	17.3	19.0	19.5	20.0	
			32 MHz	21.0	22.9	23.5	25.6	11.7	13.2	13.7	14.1	
			24 MHz	16.0	16.8	18.0	18.9	9.0	10.4	10.8	11.4	
			8 MHz	5.4	5.6	6.1	7.2	3.3	3.3	3.8	4.2	
			1 MHz	1.1	1.2	1.7	2.7	0.8	0.9	1.3	1.6	
		内部时钟 (HSI)	64 MHz	37.6	41.3	42.9	44.7	22.5	24.7	25.0	25.8	
			48 MHz	28.7	32.3	33.1	34.0	17.2	19.1	19.4	19.6	
			32 MHz	19.5	22.0	23.4	24.6	11.5	12.9	13.5	13.7	
			24 MHz	14.9	16.6	17.9	18.4	6.0	7.0	7.4	7.9	
			8 MHz	5.2	5.5	6.4	7.0	3.2	3.8	4.3	4.7	

表 29. VDD = 3.6V 时，VDD 电源的典型和最大电流消耗（续）

符号	参数	条件	f _{HCLK}	使能所有外设				禁止所有外设				单位			
				典型值	Max @ T _A ⁽¹⁾			典型值	Max @ T _A ⁽¹⁾						
					25 °C	85 °C	105 °C		25 °C	85 °C	105 °C				
I _{DD}	供电电流处于运行模式，从 RAM 执行	外部时钟 (HSE 旁路)	72 MHz	45.8	49.1 ⁽²⁾	50.1	51.4 ⁽²⁾	25.1	27.3 ⁽²⁾	28.0	28.6 ⁽²⁾	mA			
			64 MHz	40.8	43.6	44.9	46.9	22.3	24.1	25.0	25.5				
			48 MHz	30.2	32.9	33.5	34.8	17.0	18.7	19.1	19.6				
			32 MHz	20.5	23.1	24.1	25.4	11.1	12.2	13.2	13.3				
			24 MHz	15.4	17.1	18.3	19.5	8.5	9.7	10.1	10.2				
			8 MHz	5.0	5.9	6.3	6.9	3.1	3.7	4.1	4.7				
			1 MHz	0.8	1.1	1.9	2.6	0.5	0.8	1.2	1.4				
		内部时钟 (HSI)	64 MHz	37.3	41.1	41.8	43.3	22.0	23.8	24.4	24.9				
			48 MHz	28.0	31.1	31.6	33.2	16.4	18.0	18.3	18.6				
			32 MHz	18.8	21.3	22.1	23.1	10.9	11.9	12.8	13.1				
			24 MHz	14.2	15.9	16.8	17.9	5.5	6.4	6.7	7.3				
			8 MHz	4.8	5.1	6.0	6.5	2.9	3.5	4.1	4.2				
		I _{DD}	供电电流处于睡眠模式，从 Flash 或 RAM 执行	外部时钟 (HSE 旁路)	72 MHz	30.0	32.8 ⁽²⁾	33.1	34.1 ⁽²⁾	5.9	6.8 ⁽²⁾		6.9	7.4 ⁽²⁾	mA
					64 MHz	26.7	29.2	29.6	30.5	5.3	5.9		6.2	6.7	
48 MHz	16.7				18.5	19.0	19.7	3.6	4.5	4.5	5.3				
32 MHz	13.3				14.9	15.3	15.4	2.9	3.7	3.8	4.3				
24 MHz	10.2				11.4	12.0	12.3	2.2	2.7	2.9	3.2				
8 MHz	3.6				4.4	4.8	5.3	0.9	1.2	1.5	2.1				
1 MHz	0.5				0.8	1.1	1.3	0.1	0.4	0.8	0.8				
内部时钟 (HSI)	64 MHz			23.2	25.3	25.6	26.2	5.0	5.7	6.1	6.2				
	48 MHz			17.5	19.2	19.4	19.9	3.9	4.7	4.8	5.3				
	32 MHz			11.7	12.9	13.2	13.3	2.6	3.4	3.6	4.2				
	24 MHz			8.9	10.2	10.6	10.8	1.4	2.1	2.4	2.7				
	8 MHz			3.4	4.0	4.6	5.1	0.7	1.1	1.4	1.9				

1. 除非特别说明，数据基于特性分析结果，未经生产测试。
2. 数据基于特征结果，经生产测试，从 RAM 执行代码。

表 30. V_{DDA} 电源的典型和最大电流消耗

符号	参数	条件 ⁽¹⁾	f _{HCLK}	V _{DDA} = 2.4 V				V _{DDA} = 3.6 V				单位
				典型值	Max @ T _A ⁽²⁾			典型值	Max @ T _A ⁽²⁾			
					25 °C	85 °C	105 °C		25 °C	85 °C	105 °C	
I _{DDA}	供电电流处于运行 / 睡眠模式, 从 Flash 或 RAM 执行代码	HSE 旁路	72 MHz	231	254 ⁽³⁾	266	271 ⁽³⁾	251	274 ⁽³⁾	294	300 ⁽³⁾	μA
			64 MHz	203	226	239	243	222	245	261	266	
			48 MHz	153	174	182	186	165	185	198	203	
			32 MHz	105	124	131	133	114	132	141	143	
			24 MHz	82	98	104	105	89	106	111	113	
			8 MHz	3.1	4.1	4.1	5.1	3.6	4.7	5.2	5.5	
		1 MHz	3.1	4.1	4.1	5.1	3.6	4.7	5.2	5.5		
		HSI 时钟	64 MHz	270	294	307	312	296	322	338	343	
			48 MHz	219	242	253	257	240	263	276	281	
			32 MHz	171	192	201	203	188	209	219	222	
			24 MHz	148	169	175	177	163	182	190	193	
			8 MHz	69	84	87	87	79	92	94	96	

1. V_{DDA} 电源的电流消耗与外设是否打开无关。此外, 当 PLL 为关时, I_{DDA} 与频率无关。
2. 数据基于特征结果, 未经生产测试。
3. 数据基于特征结果, 已经生产测试。

表 31. 停机和待机模式下的典型和最大 V_{DD} 消耗

符号	参数	条件	Typ @V _{DD} (V _{DD} =V _{DDA})						最大值 ⁽¹⁾			单位
			2.0 V	2.4 V	2.7 V	3.0 V	3.3 V	3.6 V	T _A = 25 °C	T _A = 85 °C	T _A = 105 °C	
I _{DD}	电源 停机模式下的 电流	调压器处于运行模式, 所有振荡器 OFF	16.92	17.09	17.16	17.27	17.39	17.50	29.7	359.1	564.5	μA
		调压器处于低功耗模式, 所有振荡器 OFF	5.29	5.46	5.55	5.70	5.73	5.95	16.40	267.1	407.4	
	电源 电流处于 待机 模式	LSI ON, IWDG ON	0.80	0.93	1.11	1.19	1.31	1.41	-	-	-	
		LSI OFF, IWDG OFF	0.63	0.76	0.84	0.95	1.02	1.10	5.00	6.30	12.60	

1. 除非特别说明, 数据基于特性分析结果, 未经生产测试。

表 32. 停机和待机模式下的典型和最大 V_{DDA} 消耗

符号	参数	条件	Typ @ V_{DD} ($V_{DD} = V_{DDA}$)						最大值 ⁽¹⁾			单位	
			2.0 V	2.4 V	2.7 V	3.0 V	3.3 V	3.6 V	$T_A = 25\text{ }^\circ\text{C}$	$T_A = 85\text{ }^\circ\text{C}$	$T_A = 105\text{ }^\circ\text{C}$		
I_{DDA}	电源 待机模式下的 电流	ON V _{DDA} 监控 OFF	调压器处于运行 / 低功耗模式，所有振荡器 OFF	1.70	1.83	1.95	2.08	2.22	2.37	3.40	5.30	5.5	μA
			LSI ON, IWDG ON	2.08	2.25	2.41	2.59	2.79	3.01	-	-	-	
	电源 待机模式下的 电流	OFF V _{DDA} 监控 OFF	LSI OFF, IWDG OFF	1.59	1.72	1.83	1.96	2.10	2.25	2.80	2.90	3.60	
			调压器处于运行 / 低功耗模式，所有振荡器 OFF	0.99	1.01	1.04	1.09	1.14	1.21	-	-	-	
	电源 待机模式下的 电流	ON V _{DDA} 监控 OFF	LSI ON, IWDG ON	1.36	1.43	1.50	1.60	1.72	1.85	-	-	-	
			LSI OFF, IWDG OFF	0.87	0.89	0.92	0.97	1.02	1.09	-	-	-	

1. 数据基于特征结果，未经生产测试。

表 33. V_{BAT} 电源的典型和最大电流消耗


符号	参数	条件 ⁽¹⁾	Typ. @ V_{BAT}								最大值 @ $V_{BAT} = 3.6\text{V}^{(2)}$ T_A ($^\circ\text{C}$)			单位
			1.65V	1.8V	2V	2.4V	2.7V	3V	3.3V	3.6V	25	85	105	
I_{DD_VBAT}	备份域的 供电 电流	LSE & RTC ON ; “Xtal 模式” 低驱动能力: LSEDRV[1:0] = '00'	0.41	0.43	0.46	0.54	0.59	0.66	0.74	0.82	-	-	-	μA
		LSE & RTC ON ; “Xtal 模式” 高驱动能力: LSEDRV[1:0] = '11'	0.65	0.68	0.73	0.80	0.87	0.95	1.03	1.14	-	-	-	

1. 使用的晶振: Abracon ABS07-120-32.768 kHz-T, 配有典型值为 6 pF 的 CL。

2. 数据基于特征结果，未经生产测试。



图 13. 典型的 V_{BAT} 电流消耗 (LSE 和 RTC ON/LSEDRV[1:0] = '00')



典型电流消耗

MCU 处于下述条件下:

- $V_{DD} = V_{DDA} = 3.3\text{ V}$
- 每种封装上可用的所有 I/O 引脚都为模拟输入配置
- Flash 访问时间调整为 f_{HCLK} 的频率 (0 到 24 MHz 时为 0 个等待周期, 24 到 48 MHz 时为 1 个等待周期, 48 MHz 到 72 MHz 时为 2 个等待周期), Flash 预取为 ON
- 使能外设时, $f_{APB1} = f_{AHB}/2$, $f_{APB2} = f_{AHB}$
- PLL 用于超过 8 MHz 的频率
- 2、4、8、16、64 级 AHB 预分频分别用于 4 MHz、2 MHz、1 MHz、500 kHz、125 kHz 频率。

表 34. 运行模式下的最大电流消耗，数据处理代码从 Flash 运行

符号	参数	条件	f _{HCLK}	典型值		单位
				使能外设	禁止外设	
I _{DD}	供电电流处于运行模式，从 V _{DD} 供电	从 8 MHz HSE 晶振时钟运行，从 Flash 执行代码	72 MHz	44.8	24.9	mA
			64 MHz	40.0	22.4	
			48 MHz	30.3	17.1	
			32 MHz	20.7	11.9	
			24 MHz	15.8	9.2	
			16 MHz	10.9	6.5	
			8 MHz	5.7	3.55	
			4 MHz	3.43	3.22	
			2 MHz	2.18	1.53	
			1 MHz	1.56	1.19	
			500 kHz	1.25	0.96	
			125 kHz	0.96	0.84	
I _{DDA} ^{(1) (2)}	RUN 模式的 V _{DDA} 供电电流	从 8 MHz HSE 晶振时钟运行，从 Flash 执行代码	72 MHz	237.1		μA
			64 MHz	208.3		
			48 MHz	154.3		
			32 MHz	105.0		
			24 MHz	81.3		
			16 MHz	57.8		
			8 MHz	1.15		
			4 MHz	1.15		
			2 MHz	1.15		
			1 MHz	1.15		
			500 kHz	1.15		
			125 kHz	1.15		

1. V_{DDA} 监控器 OFF。
2. 当启用外设时，不包括 ADC、DAC、比较器、OpAmp 等外设模拟部分的功耗。请参考下面章节中的特性表。

表 35. 睡眠模式下的最大电流消耗，代码从 Flash 或 RAM 运行

符号	参数	条件	f _{HCLK}	典型值		单位
				使能外设	禁止外设	
I _{DD}	供电电流处于睡眠模式，从 V _{DD} 供电	从 8 MHz HSE 晶振时钟运行，从 Flash 或 RAM 执行代码	72 MHz	28.7	6.1	mA
			64 MHz	25.6	5.5	
			48 MHz	19.3	4.26	
			32 MHz	13.1	3.04	
			24 MHz	10.0	2.42	
			16 MHz	6.8	1.81	
			8 MHz	3.54	0.98	
			4 MHz	2.35	0.88	
			2 MHz	1.64	0.80	
			1 MHz	1.28	0.77	
					500 kHz	
		125 kHz	0.92	0.74		
I _{DDA} ^{(1) (2)}	睡眠模式的 V _{DDA} 供电电流	从 8 MHz HSE 晶振时钟运行，从 Flash 或 RAM 执行代码	72 MHz	237.1		μA
			64 MHz	208.3		
			48 MHz	154.3		
			32 MHz	105.0		
			24 MHz	81.3		
			16 MHz	57.8		
			8 MHz	1.15		
			4 MHz	1.15		
			2 MHz	1.15		
			1 MHz	1.15		
					500 kHz	
		125 kHz	1.15			

1. V_{DDA} 监控器 OFF。

2. 当启用外设时，不包括 ADC、DAC、比较器、OpAmp 等外设模拟部分的功耗。请参考下面章节中的特性表。

I/O 系统电流消耗

I/O 系统的电流消耗有两部分：静态和动态。

I/O 静态电流消耗

所有用作带上拉电阻输入的 I/O 都会当引脚外部保持为低时产生电流消耗。此电流消耗的值可通过使用 [表 53: I/O 静态特性](#) 中给出的上拉 / 下拉电阻值简单算出。

对于输出引脚，还必须考虑任何外部下拉电阻或外部负载以估计电流消耗。

若外部施加了中间电平，则额外的 I/O 电流消耗是因为配置为输入的 I/O。此电流消耗是由用于区分输入值的输入施密特触发器电路导致。除非应用需要此特定配置，否则可通过将这些 I/O 配置为模拟模式以避免此供电电流消耗。ADC 输入引脚应配置为模拟输入就尤其是这种情况。

注意：任何浮空的输入引脚都可能由于外部电磁噪声，成为中间电平或意外切换。为防止浮空引脚相关的电流消耗，它们必须配置为模拟模式，或内部强制为确定的数字值。这可通过使用上拉 / 下拉电阻或将引脚配置为输出模式做到。

I/O 动态电流消耗

除了内部外设的电流消耗（请参见 [表 37: 外设电流消耗](#)），应用所使用的 I/O 也对电流消耗有贡献。当 I/O 引脚切换时，它使用 MCU 供电电压的电流为 I/O 引脚电路供电，并对连至该引脚的（内部或外部）电容负载充电 / 放电：

$$I_{SW} = V_{DD} \times f_{SW} \times C$$

其中

I_{SW} 为切换 I/O 对电容负载充电 / 放电的灌电流

V_{DD} 为 MCU 供电电压

f_{SW} 为 I/O 切换频率

C 为 I/O 引脚看到的总电容： $C = C_{INT} + C_{EXT} + C_S$

测试引脚配置为推挽输出模式，由软件以固定频率切换。

表 36. 切换输出 I/O 电流消耗

符号	参数	条件 ⁽¹⁾	I/O 开关频率 (f _{sw})	典型值	单位
I _{sw}	I/O 电流消耗	$V_{DD} = 3.3\text{ V}$ $C_{ext} = 0\text{ pF}$ $C = C_{INT} + C_{EXT} + C_S$	2 MHz	0.90	mA
			4 MHz	0.93	
			8 MHz	1.16	
			18 MHz	1.60	
			36 MHz	2.51	
			48 MHz	2.97	
		$V_{DD} = 3.3\text{ V}$ $C_{ext} = 10\text{ pF}$ $C = C_{INT} + C_{EXT} + C_S$	2 MHz	0.93	
			4 MHz	1.06	
			8 MHz	1.47	
			18 MHz	2.26	
			36 MHz	3.39	
			48 MHz	5.99	
		$V_{DD} = 3.3\text{ V}$ $C_{ext} = 22\text{ pF}$ $C = C_{INT} + C_{EXT} + C_S$	2 MHz	1.03	
			4 MHz	1.30	
			8 MHz	1.79	
			18 MHz	3.01	
			36 MHz	5.99	
		$V_{DD} = 3.3\text{ V}$ $C_{ext} = 33\text{ pF}$ $C = C_{INT} + C_{EXT} + C_S$	2 MHz	1.10	
			4 MHz	1.31	
			8 MHz	2.06	
			18 MHz	3.47	
			36 MHz	8.35	
		$V_{DD} = 3.3\text{ V}$ $C_{ext} = 47\text{ pF}$ $C = C_{INT} + C_{EXT} + C_S$	2 MHz	1.20	
			4 MHz	1.54	
8 MHz	2.46				
18 MHz	4.51				

1. CS = 5 pF (估计值)。

片上外设电流消耗

MCU 处于下述条件下:

- 所有 I/O 引脚都为模拟输入配置
- 所有外设都处于禁止状态, 除非另有说明
- 给出的数值通过测量电流消耗计算得出
 - 关闭所有外设的时钟
 - 只开启一个外设的时钟
- 环境工作温度为 25°C, $V_{DD} = V_{DDA} = 3.3\text{ V}$ 。

表 37. 外设电流消耗

外设	典型消耗 ⁽¹⁾	单位
	I _{DD}	
总线矩阵 ⁽²⁾	11.3	μA/MHz
DMA1	6.7	
CRC	2.0	
GPIOA	8.5	
GPIOB	8.3	
GPIOC	8.6	
GIOD	1.5	
GPIOF	1.0	
TSC	4.7	
ADC1	15.9	
APB2 桥 ⁽³⁾	2.7	
SYSCFG	3.2	
TIM1	27.6	
USART1	21.0	
TIM15	14.3	
TIM16	10.1	
TIM17	10.4	
APB1 桥 ⁽³⁾	5.8	
TIM2	40.7	
TIM6	7.4	
WWDG	4.6	
SPI2	35.2	
SPI3	34.2	
USART2	13.9	
USART3	13.1	
I2C1	9.4	
I2C2	9.4	
PWR	4.5	
DAC	8.3	
I2C3	10.5	

1. 不包括 ADC、DAC、比较器、OpAmp 等外设模拟部分的功耗 (I_{DDA})。请参考下面章节中的特性表。
2. 当至少有一个主设备为 ON 时 (CPU 或 DMA1)，总线矩阵自动激活。
3. 当同一总线上至少有一个外设为 ON 时，APBx 桥自动激活。

6.3.6 低功耗模式唤醒时序

表 38 中给出的唤醒时间测量方法为，从唤醒事件触发至 CPU 执行的第一条指令：

- 对于停止或睡眠模式：唤醒事件为 WFE。
- WKUP1（PA0）引脚用于从待机、停止、睡眠模式唤醒。

所有时序均在表 23 所列环境温度及 V_{DD} 电源电压条件下测试得出。

表 38. 低功耗模式唤醒时间

符号	参数	条件	Typ @VDD, VDD = VDDA						最大值	单位
			2.0 V	2.4 V	2.7 V	3 V	3.3 V	3.6 V		
t_{WUSTOP}	从停止模式唤醒	调压器处于运行模式	4.5	4.2	4.1	4.0	3.8	3.8	4.5	μs
		调压器处于低功耗模式	8.2	7.0	6.4	6.0	5.7	5.5	9.0	
$t_{WUSTANDBY}^{(1)}$	从待机模式唤醒	LSI 和 IWDG OFF	72.8	63.4	59.2	56.1	53.1	51.3	103	
$t_{WUSLEEP}$	从睡眠模式唤醒		6						-	CPU 时钟周期

1. 数据基于特征结果，未经生产测试。

6.3.7 外部时钟源特性

外部源产生的高速外部用户时钟


在旁路模式，HSE 振荡器关闭，输入引脚为标准 GPIO。外部时钟信号必须考虑 [第 6.3.14 章](#) 中的 I/O 特性。然而，建议的时钟输入波形示于 [图 14](#) 中。

表 39. 高速外部用户时钟特性

符号	参数	条件	最小值	典型值	最大值	单位
f_{HSE_ext}	用户外部时钟源频率 ⁽¹⁾	-	1	8	32	MHz
V_{HSEH}	OSC_IN 输入引脚高电平电压		$0.7V_{DD}$	-	V_{DD}	V
V_{HSEL}	OSC_IN 输入引脚低电平电压		V_{SS}	-	$0.3V_{DD}$	
$t_w(HSEH)$ $t_w(HSEL)$	OSC_IN 高电平或低电平时间 ⁽¹⁾		15	-	-	ns
$t_r(HSE)$ $t_f(HSE)$	OSC_IN 上升或下降时间 ⁽¹⁾		-	-	20	

1. 由设计保证，未经生产测试。

图 14. 高速外部时钟源的交流时序图



MS19214V2

外部源产生的低速外部用户时钟


在旁路模式，LSE 振荡器关闭，输入引脚为标准 GPIO。外部时钟信号必须考虑 [第 6.3.14 章](#) 中的 I/O 特性。然而，建议的时钟输入波形示于 [图 15](#) 中。

表 40. 低速外部用户时钟特性

符号	参数	条件	最小值	典型值	最大值	单位
f_{LSE_ext}	用户外部时钟源频率 ⁽¹⁾	-	-	32.768	1000	kHz
V_{LSEH}	OSC32_IN 输入引脚高电平电压		$0.7V_{DD}$	-	V_{DD}	
V_{LSEL}	OSC32_IN 输入引脚低电平电压		V_{SS}	-	$0.3V_{DD}$	
$t_{w(LSEH)}$ $t_{w(LSEL)}$	OSC32_IN 高电平或低电平时间 ⁽¹⁾		450	-	-	ns
$t_r(LSE)$ $t_f(LSE)$	OSC32_IN 上升或下降时间 ⁽¹⁾		-	-	50	

1. 由设计保证，未经生产测试。

图 15. 低速外部时钟源的交流时序图



晶振 / 陶瓷谐振器产生的高速外部时钟

高速外部 (HSE) 时钟可以使用一个 4 到 32 MHz 的晶振 / 陶瓷谐振振荡器产生。本节介绍的信息通过设计仿真结果确定，这些结果是使用表 41 中列出的典型外部元器件获得的。在应用中，谐振器和负载电容必须尽可能地靠近振荡器的引脚，以尽量减小输出失真和起振稳定时间。有关谐振器特性（频率、封装、精度等）的详细信息，请咨询晶振谐振器制造商。

表 41. HSE 振荡器特性


符号	参数	条件 ⁽¹⁾	最小值 ⁽²⁾	典型值	最大值 ⁽²⁾	单位
f_{OSC_IN}	振荡器频率	-	4	8	32	MHz
R_F	反馈电阻	-	-	200	-	k Ω
I_{DD}	HSE 电流消耗	启动期间 ⁽³⁾	-	-	8.5	mA
		$V_{DD}=3.3\text{ V}$, $R_m=30\Omega$, $CL=10\text{ pF}@8\text{ MHz}$	-	0.4	-	
		$V_{DD}=3.3\text{ V}$, $R_m=45\Omega$, $CL=10\text{ pF}@8\text{ MHz}$	-	0.5	-	
		$V_{DD}=3.3\text{ V}$, $R_m=30\Omega$, $CL=10\text{ pF}@32\text{ MHz}$	-	0.8	-	
		$V_{DD}=3.3\text{ V}$, $R_m=30\Omega$, $CL=10\text{ pF}@32\text{ MHz}$	-	1	-	
		$V_{DD}=3.3\text{ V}$, $R_m=30\Omega$, $CL=10\text{ pF}@32\text{ MHz}$	-	1.5	-	
g_m	振荡器跨导	起振	10	-	-	mA/V
$t_{SU(HSE)}^{(4)}$	启动时间	V_{DD} 稳定	-	2	-	ms

1. 谐振器的特性参数由晶振 / 陶瓷谐振器的制造商给出。
2. 由设计保证，未经生产测试。
3. 在 $t_{SU(HSE)}$ 启动时间的前 2/3 产生此功耗水平。
4. $t_{SU(HSE)}$ 是起振时间，即从软件使能 HSE 开始测量，直至得到稳定的 8 MHz 振荡频率这段时间。该值基于标准晶振测得，可能随晶振制造商的不同而显著不同。

对于 C_{L1} 和 C_{L2} ，建议使用专为高频应用设计、可满足晶振或谐振器的要求且大小介于 5 pF 到 25 pF（典型值）之间的高质量外部陶瓷电容（请参见图 16）。 C_{L1} 和 C_{L2} 的大小通常相同。晶振制造商指定的负载电容通常是 C_{L1} 和 C_{L2} 的串联组合。确定 C_{L1} 和 C_{L2} 的规格时，必须将 PCB 和 MCU 引脚的电容考虑在内（引脚与电路板的电容可粗略地估算为 10 pF）。

注：若需选择晶振的相关信息，请参见应用笔记 AN2867“ST 微控制器的振荡器设计指南”，可从 ST 网站 www.st.com 下载该文档。

图 16. 采用 8 MHz 晶振的典型应用



1. R_{EXT} 的值取决于晶振特性。

晶振 / 陶瓷谐振器产生的低速外部时钟

低速外部 (LSE) 时钟可以使用一个由 32.768 kHz 的晶振 / 陶瓷谐振器构成的振荡器产生。本节介绍的信息通过设计仿真结果确定，这些结果是使用表 42 中列出的典型外部元器件获得的。在应用中，谐振器和负载电容必须尽可能地靠近振荡器的引脚，以尽量减小输出失真和起振稳定时间。有关谐振器特性（频率、封装、精度等）的详细信息，请咨询晶振谐振器制造商。


表 42. LSE 振荡器特性 ($f_{LSE} = 32.768 \text{ kHz}$)

符号	参数	条件 ⁽¹⁾	最小值 ⁽²⁾	典型值	最大值 ⁽²⁾	单位
I_{DD}	LSE 电流消耗	LSEDRV[1:0]=00 低驱动能力	-	0.5	0.9	μA
		LSEDRV[1:0]=01 中低驱动能力	-	-	1	
		LSEDRV[1:0]=10 中高驱动能力	-	-	1.3	
		LSEDRV[1:0]=11 高驱动能力	-	-	1.6	
g_m	振荡器跨导	LSEDRV[1:0]=00 低驱动能力	5	-	-	$\mu\text{A/V}$
		LSEDRV[1:0]=01 中低驱动能力	8	-	-	
		LSEDRV[1:0]=10 中高驱动能力	15	-	-	
		LSEDRV[1:0]=11 高驱动能力	25	-	-	
$t_{SU(LSE)}^{(3)}$	启动时间	V_{DD} 稳定	-	2	-	s

1. 请参见表格下面的注释和警告段落以及应用笔记 AN2867“ST 微控制器的振荡器设计指南”。
2. 由设计保证，未经生产测试。
3. $t_{SU(LSE)}$ 是起振时间，即从软件使能 HSE 开始测量，直至得到稳定的 32.768 kHz 振荡频率这段时间。该值基于标准晶振测得，可能随晶振制造商的不同而显著不同。

注： 若需选择晶振的相关信息，请参见应用笔记 AN2867“ST 微控制器的振荡器设计指南”，可从 ST 网站 www.st.com 下载该文档。

图 17. 采用 32.768 kHz 晶振的典型应用



注: $OSC32_IN$ 和 $OSC32_OUT$ 间不需要外部电阻, 也禁止添加。

6.3.8 内部时钟源特性

表 43 中给出的参数是在表 23 中汇总的环境温度电源电压条件下测试得出的。


高速内部 (HSI) RC 振荡器

表 43. HSI 振荡器特性⁽¹⁾

符号	参数	条件	最小值	典型值	最大值	单位
f_{HSI}	频率	-	-	8	-	MHz
TRIM	HSI 用户微调步骤	-	-	-	1 ⁽²⁾	%
DuCy _(HSI)	占空比	-	45 ⁽²⁾	-	55 ⁽²⁾	%
ACC _{HSI}	HSI 振荡器精度	T _A = -40 至 105°C	-2.8 ⁽³⁾	-	3.8 ⁽³⁾	%
		T _A = -10 至 85°C	-1.9 ⁽³⁾	-	2.3 ⁽³⁾	
		T _A = 0 至 85°C	-1.9 ⁽³⁾	-	2 ⁽³⁾	
		T _A = 0 至 70°C	-1.3 ⁽³⁾	-	2 ⁽³⁾	
		T _A = 0 至 55°C	-1 ⁽³⁾	-	2 ⁽³⁾	
		T _A = 25°C ⁽⁴⁾	-1	-	1	
t _{su(HSI)}	HSI 振荡器起振时间	-	1 ⁽²⁾	-	2 ⁽²⁾	μs
I _{DDA(HSI)}	HSI 振荡器功耗	-	-	80	100 ⁽²⁾	μA

1. 除非特别说明，否则 V_{DDA} = 3.3 V, T_A = -40 到 105 °C。
2. 由设计保证，未经生产测试。
3. 数据基于特征结果，未经生产测试。
4. 工厂校准，零件未焊接。

图 18. 焊接部分的 HSI 振荡器精度特性结果



MS30985V4

低速内部 (LSI) RC 振荡器

表 44. LSI 振荡器特性⁽¹⁾

符号	参数	最小值	典型值	最大值	单位
f_{LSI}	频率	30	40	50	kHz
$t_{su(LSI)}^{(2)}$	LSI 振荡器起振时间	-	-	85	μs
$I_{DD(LSI)}^{(2)}$	LSI 振荡器功耗	-	0.75	1.2	μA

1. 除非特别说明，否则 $V_{DDA} = 3.3 V$, $T_A = -40$ 到 $105^\circ C$ 。

2. 由设计保证，未经生产测试。

6.3.9 PLL 特性

表 45 中给出的参数是在表 23 中汇总的环境温度电源电压条件下测试得出的。

表 45. PLL 特性

符号	参数	值			单位
		最小值	典型值	最大值	
f_{PLL_IN}	PLL 输入时钟 ⁽¹⁾	1 ⁽²⁾	-	24 ⁽²⁾	MHz
	PLL 输入时钟占空比	40 ⁽²⁾	-	60 ⁽²⁾	%
f_{PLL_OUT}	PLL 倍频输出时钟	16 ⁽²⁾	-	72	MHz
t_{LOCK}	PLL 锁相时间	-	-	200 ⁽²⁾	μs
Jitter	周期间抖动	-	-	300 ⁽²⁾	ps

1. 注意使用适当的倍频系数，使 PLL 输入时钟频率与 f_{PLL_OUT} 所定义的范围兼容。

2. 由设计保证，未经生产测试。

6.3.10 存储器特性

Flash

除非特别说明，否则所有特性均在 $T_A = -40$ 到 $105\text{ }^\circ\text{C}$ 时测得。

表 46. Flash 特性

符号	参数	条件	最小值	典型值	最大值 ⁽¹⁾	单位
t_{prog}	16 位编程时间	$T_A = -40$ 至 $+105\text{ }^\circ\text{C}$	20	-	40	μs
t_{ERASE}	页 (2 KB) 擦除时间	$T_A = -40$ 到 $+105\text{ }^\circ\text{C}$	20	-	40	ms
t_{ME}	整体擦除时间	$T_A = -40$ 到 $+105\text{ }^\circ\text{C}$	20	-	40	ms
I_{DD}	供电电流	Write(写) 模式	-	-	10	mA
		擦除模式	-	-	12	mA

1. 由设计保证，未经生产测试。

表 47. Flash 可擦写次数和数据保存期限

符号	参数	条件	值	单位
			最小值 ⁽¹⁾	
N_{END}	可擦写次数	$T_A = -40$ 到 $+85\text{ }^\circ\text{C}$ (后缀为 6) $T_A = -40$ 到 $+105\text{ }^\circ\text{C}$ (后缀为 7)	10	千次
t_{RET}	数据保存期限	$T_A = 85\text{ }^\circ\text{C}$ 时 1000 次擦写 ⁽²⁾	30	年
		$T_A = 105\text{ }^\circ\text{C}$ 时 1000 次擦写 ⁽²⁾	10	
		$T_A = 55\text{ }^\circ\text{C}$ 时 10,000 次擦写 ⁽²⁾	20	

1. 数据基于特征结果，未经生产测试。

2. 循环测试在整个温度范围内进行。

6.3.11 EMC 特性

敏感性测试在器件特性分析期间通过抽样来完成。

功能性 EMS（电磁敏感性）

在器件上运行一个简单的应用程序（通过 I/O 端口切换两个 LED）时，器件承受两种电磁干扰，直至出现故障。故障状况由 LED 指示：

- **静电放电 (ESD)**（正电和负电）施加到器件所有引脚，直至器件发生功能性故障。该测试符合 IEC 61000-4-2 标准。
- **FTB**：通过一个 100 pF 电容对 V_{DD} 和 V_{SS} 引脚施加一个突发的快速瞬变电压（正电压和负电压），直至器件发生功能性故障。该测试符合 IEC 61000-4-4 标准。

通过器件复位可恢复正常工作。

测试结果参见 [表48](#)。这些测试结果以应用笔记 AN1709 中所定义的 EMS 级别和分类为基础。

表 48. EMS 特性

符号	参数	条件	级别 / 分类
V_{FESD}	施加在任意 I/O 引脚并导致功能性故障的极限电压	$V_{DD} = 3.3\text{ V}$, LQFP64, $T_A = +25^\circ\text{C}$, $f_{HCLK} = 72\text{ MHz}$ 符合 IEC 61000-4-2	2B
V_{EFTB}	通过 100 pF 电容施加在 V_{DD} 和 V_{SS} 引脚上并导致功能性故障的突发快速瞬变电压	$V_{DD} = 3.3\text{ V}$, LQFP64, $T_A = +25^\circ\text{C}$, $f_{HCLK} = 72\text{ MHz}$ 符合 IEC 61000-4-4	4A

设计更稳健的软件以避免噪声问题

EMC 特性评定与优化通常在组件级采用典型的应用环境和简化的 MCU 软件执行。应当注意，良好的 EMC 性能与具体的用户应用和软件密切相关。

因此，建议用户根据其应用所需的 EMC 级别来执行 EMC 软件优化和预审测试。

软件建议

软件流程图中必须包括对如下失控情况的管理：

- 程序计数器损坏
- 意外复位
- 关键数据损坏（控制寄存器 ...）

预审试验

大多数常见故障（意外复位和程序计数器损坏）都可以通过在 NRST 引脚或振荡器引脚手动施加 1 秒的低电平来再现。

要完成这些测试，可直接对器件施加超出规范值范围的 ESD 应力。当检测到意外行为时，可相应改进软件以防止发生不可恢复的错误（请参见应用笔记 AN1015）。

电磁干扰 (EMI)

在执行一个简单的应用（通过 I/O 端口切换两个 LED）时，监视器件所发射的电磁场。这项发射测试符合 IEC 61967-2 标准，该标准规定了测试电路板和引脚负载。

表 49. EMI 特性

符号	参数	条件	监测的频段	最大值与 [f _{HSE} /f _{HCLK}]	单位
				8/72 MHz	
S _{EMI}	峰值	V _{DD} = 3.3 V, T _A = 25 °C, LQFP64 封装 符合 IEC 61967-2 标准	0.1 到 30 MHz	5	dBμV
			30 到 130 MHz	6	
			130 MHz 到 1GHz	28	
			SAM EMI 级别	4	-

6.3.12 电气敏感特性

使用特定的测量方法对器件进行三种不同的测试（ESD、LU），以确定其在电气敏感性方面的性能。

静电放电 (ESD)

根据每种引脚组合，对每个样本的引脚施加静电放电（一个正脉冲后接着一个负脉冲，两个脉冲间隔一秒钟）。样本大小取决于器件中供电引脚的数目（3 个器件 x (n+1) 个供电引脚）。此项测试符合 JESD22-A114/C101 标准。

表 50. ESD 绝对最大额定值

符号	额定值	条件	封装	分类	最大值 ⁽¹⁾	单位
V _{ESD(HBM)}	静电放电电压（人体模型）	T _A = +25 °C，符合 JESD22-A114 标准	全部	2	2000	V
V _{ESD(CDM)}	静电放电电压（充电设备模型）	T _A = +25 °C，符合 ANSI/ESD STM5.3.1 标准	LQFP64, WLCSP49	C3	250	V
			UFQFPN32 所有其它	C4	500	

1. 数据基于特征结果，未经生产测试。

静态闭锁

为评估闭锁性能，需要对六个器件执行两项互补的静态闭锁测试：

- 对每个电源引脚施加过压
- 对每个输入、输出和可配置 I/O 引脚施加电流注入

这些测试符合 EIA/JESD 78A IC 闭锁标准。

表 51. 电气敏感性

符号	参数	条件	分类
LU	静态闭锁分类	$T_A = +105\text{ }^\circ\text{C}$ ，符合 JESD78A 标准	2 级 A 类

6.3.13 I/O 电流注入特性

通常情况下，在产品正常工作期间，应避免因外部电压低于 V_{SS} 或高于 V_{DD} （以 3V I/O 引脚为标准）而引起电流注入 I/O 引脚。但为了说明微控制器在意外发生异常注入时的稳健性，在器件特性评定期间对样本执行了敏感性测试。

I/O 电流的功能敏感性

在器件上执行简单的应用程序，同时在设定为悬空输入模式的 I/O 引脚注入电流，以向器件施加电流应力。在逐个向 I/O 引脚注入电流的同时，检查器件是否发生功能性故障。

一旦出现以下参数超出范围的情况，即表明出现故障：ADC 误差超过特定限值（高于 5 LSB TUE），相邻引脚的感应漏电流超出常规限制（超出 $-5\text{ }\mu\text{A}/+0\text{ }\mu\text{A}$ 的范围），或出现其它功能性故障（例如复位或振荡器频率偏移）。

测试结果参见表 52。

表 52. I/O 电流注入敏感性

符号	说明	功能敏感性		单位
		注入负电流	注入正电流	
I_{INJ}	BOOT0 上的注入电流	-0	NA	mA
	PC0 引脚（TTa 引脚）上的注入电流	-0	+5	
	注入电流 PC0, PC1, PC2, PC3, PA0, PA1, PA2, PA3, PA4, PA6, PA7, PC4, PB0, PB10, PB11, PB13, 本组其它引脚上的感应漏电流小于 $-100\text{ }\mu\text{A}$ 或大于 $+100\text{ }\mu\text{A}$	-5	+5	
	任何其它 TT、FT、FTf 引脚上的注入电流	-5	NA	
	所有其它 TC、TTa、RESET 引脚上的注入电流	-5	+5	

注：建议在可能注入反向电流的模拟引脚上增加一个肖特基二极管（引脚与地之间）。

6.3.14 I/O 端口特性

常规输入 / 输出特性

除非特别说明，否则表 53 中的参数均在表 23 所列条件下测试得出。所有 I/O 均兼容 CMOS 和 TTL。

表 53. I/O 静态特性

符号	参数	条件	最小值	典型值	最大值	单位
V_{IL}	低电平输入电压	TTa 和 TT I/O	-	-	$0.3 V_{DD} + 0.07^{(1)}$	V
		FT 和 FTf I/O	-	-	$0.475 V_{DD} - 0.2^{(1)}$	
		BOOT0 I/O	-	-	$0.3 V_{DD} - 0.3^{(1)}$	
		除了 BOOT0 以外的所有 I/O	-	-	$0.3 V_{DD}^{(2)}$	
V_{IH}	高电平输入电压	TTa 和 TT I/O	$0.445 V_{DD} + 0.398^{(1)}$	-	-	V
		FT 和 FTf I/O	$0.5 V_{DD} + 0.2^{(1)}$	-	-	
		BOOT0	$0.2 V_{DD} + 0.95^{(1)}$	-	-	
		除了 BOOT0 以外的所有 I/O	$0.7 V_{DD}^{(2)}$	-	-	
V_{hys}	施密特触发器迟滞	TC 和 TTa I/O	-	200 ⁽¹⁾	-	mV
		FT 和 FTf I/O	-	100 ⁽¹⁾	-	
		BOOT0	-	300 ⁽¹⁾	-	
I_{lkg}	输入泄漏电流 ⁽³⁾	TC、FT 和 FTf I/O 数字模式中的 TTa I/O $V_{SS} \leq V_{IN} \leq V_{DD}$	-	-	± 0.1	μA
		数字模式中的 TTa I/O $V_{DD} \leq V_{IN} \leq V_{DDA}$	-	-	1	
		模拟模式中的 TTa I/O $V_{SS} \leq V_{IN} \leq V_{DDA}$	-	-	± 0.2	
		FT 和 FTf I/O ⁽⁴⁾ $V_{DD} \leq V_{IN} \leq 5 V$	-	-	10	
R_{PU}	弱上拉等效电阻 ⁽⁵⁾	$V_{IN} = V_{SS}$	25	40	55	k Ω
R_{PD}	弱下拉等效电阻 ⁽⁵⁾	$V_{IN} = V_{DD}$	25	40	55	k Ω
C_{IO}	I/O 引脚电容	-	-	5	-	pF

1. 基于设计仿真的数据
2. 经生产测试。
3. 漏电流可能高于最大值。则泄漏电流可能高于最大值。请参见表 52: I/O 电流注入敏感性。
4. 要使电压保持在高于 $V_{DD} + 0.3 V$ ，必须禁止内部上拉 / 下拉电阻。
5. 上拉电阻和下拉电阻设计为一个串联了可开关 PMOS/NMOS 的实际电阻。该 PMOS/NMOS 对串联电阻的影响极小（10% 左右）。

所有 I/O 均兼容 CMOS 和 TTL（无需软件配置）。它们的特性并不仅限于满足严格的 CMOS 技术或 TTL 参数要求。对这些需求的覆盖示于标准 I/O 的图 19 和图 20 中。

图 19. TC 和 TTa I/O 输入特性 - CMOS 端口




图 20. TC 和 TTa I/O 输入特性 - TTL 端口




图 21. 5 V 容限 (FT 和 FTf) I/O 输入特性 - CMOS 端口





图 22.5 V 容限 (FT 和 FTf) I/O 输入特性 - TTL 端口



输出驱动电流

GPIO（通用输入 / 输出）可提供最大 ± 8 mA 的拉电流或灌电流，在放宽 V_{OL}/V_{OH} 的条件下，拉电流和灌电流可达到 ± 20 mA。

在用户应用中，可驱动电流的 I/O 引脚的数量必须进行限制，以遵守 [第 6.2 章节](#) 中规定的绝对最大额定值：

- 所有 I/O 从 V_{DD} 获得的拉电流总和，加上 MCU 从 V_{DD} 获得的最大运行消耗拉电流，不能超过绝对最大额定 $\Sigma I_{V_{DD}}$ （请参见 [表 21](#)）。
- 所有 I/O 从 V_{SS} 获得的拉电流总和，加上 MCU 从 V_{SS} 获得的最大运行消耗拉电流，不能超过绝对最大额定 $\Sigma I_{V_{SS}}$ （请参见 [表 21](#)）。

输出电压

除非特别说明，否则 [表 54](#) 中给出的参数是在 [表 23](#) 中汇总的环境温度和 V_{DD} 电源电压条件下测试得出的。所有 I/O（包括 FT、TTa、TC，除非特别说明）兼容 CMOS 和 TTL。

表 54. 输出电压特性

符号	参数	条件	最小值	最大值	单位
$V_{OL}^{(1)}$	I/O 引脚的输出低电平	CMOS 端口 ⁽²⁾ $I_{IO} = +8$ mA 2.7 V < V_{DD} < 3.6 V	-	0.4	V
$V_{OH}^{(3)}$	I/O 引脚的输出高电平		$V_{DD}-0.4$	-	
$V_{OL}^{(1)}$	I/O 引脚的输出低电平	TTL 端口 ⁽²⁾ $I_{IO} = +8$ mA 2.7 V < V_{DD} < 3.6 V	-	0.4	
$V_{OH}^{(3)}$	I/O 引脚的输出高电平		2.4	-	
$V_{OL}^{(1)(4)}$	I/O 引脚的输出低电平	$I_{IO} = +20$ mA 2.7 V < V_{DD} < 3.6 V	-	1.3	
$V_{OH}^{(3)(4)}$	I/O 引脚的输出高电平		$V_{DD}-1.3$	-	
$V_{OL}^{(1)(4)}$	I/O 引脚的输出低电平	$I_{IO} = +6$ mA 2 V < V_{DD} < 2.7 V	-	0.4	
$V_{OH}^{(3)(4)}$	I/O 引脚的输出高电平		$V_{DD}-0.4$	-	
$V_{OLFM+}^{(1)(4)}$	FM+ 模式中，FTf I/O 引脚的输出低电平	$I_{IO} = +20$ mA 2.7 V < V_{DD} < 3.6 V	-	0.4	

- 器件的 I_{IO} 灌电流必须始终遵循 [表 21](#) 所列的绝对最大额定值， I_{IO} （I/O 端口和控制引脚）的总和不得超过 $\Sigma I_{IO(PIN)}$ 。
- TTL 和 CMOS 输出均符合 JEDEC 标准 JESD36 和 JESD52。
- 器件的 I_{IO} 拉电流必须始终遵循 [表 21](#) 所列的绝对最大额定值， I_{IO} （I/O 端口和控制引脚）的总和不得超过 $\Sigma I_{IO(PIN)}$ 。
- 基于设计仿真的数据。

输入 / 输出交流特性

输入 / 输出交流特性的定义和值分别在图 23 和表 55 中给出。

除非特别说明，否则给出的参数是在表 23 中汇总的环境温度和 V_{DD} 电源电压条件下测试得出的。

表 55. I/O 交流特性


OSPEEDRy [1:0] 值 ⁽¹⁾	符号	参数	条件	最小值	最大值	单位
x0	$f_{\max(\text{IO})\text{out}}$	最大频率 ⁽¹⁾	$C_L = 50 \text{ pF}$, $V_{DD} = 2 \text{ 到 } 3.6 \text{ V}$	-	$2^{(2)}$	MHz
	$t_{\text{f}(\text{IO})\text{out}}$	输出高电平到低电平的下降时间	$C_L = 50 \text{ pF}$, $V_{DD} = 2 \text{ 到 } 3.6 \text{ V}$	-	$125^{(2)}$	ns
	$t_{\text{r}(\text{IO})\text{out}}$	输出低电平到高电平的上升时间		-	$125^{(2)}$	
01	$f_{\max(\text{IO})\text{out}}$	最大频率 ⁽¹⁾	$C_L = 50 \text{ pF}$, $V_{DD} = 2 \text{ 到 } 3.6 \text{ V}$	-	$10^{(2)}$	MHz
	$t_{\text{f}(\text{IO})\text{out}}$	输出高电平到低电平的下降时间	$C_L = 50 \text{ pF}$, $V_{DD} = 2 \text{ 到 } 3.6 \text{ V}$	-	$25^{(2)}$	ns
	$t_{\text{r}(\text{IO})\text{out}}$	输出低电平到高电平的上升时间		-	$25^{(2)}$	
11	$f_{\max(\text{IO})\text{out}}$	最大频率 ⁽¹⁾	$C_L = 30 \text{ pF}$, $V_{DD} = 2.7 \text{ 到 } 3.6 \text{ V}$	-	$50^{(2)}$	MHz
			$C_L = 50 \text{ pF}$, $V_{DD} = 2.7 \text{ 到 } 3.6 \text{ V}$	-	$30^{(2)}$	MHz
			$C_L = 50 \text{ pF}$, $V_{DD} = 2 \text{ 到 } 2.7 \text{ V}$	-	$20^{(2)}$	MHz
	$t_{\text{f}(\text{IO})\text{out}}$	输出高电平到低电平的下降时间	$C_L = 30 \text{ pF}$, $V_{DD} = 2.7 \text{ 到 } 3.6 \text{ V}$	-	$5^{(2)}$	ns
			$C_L = 50 \text{ pF}$, $V_{DD} = 2.7 \text{ 到 } 3.6 \text{ V}$	-	$8^{(2)}$	
			$C_L = 50 \text{ pF}$, $V_{DD} = 2 \text{ 到 } 2.7 \text{ V}$	-	$12^{(2)}$	
	$t_{\text{r}(\text{IO})\text{out}}$	输出低电平到高电平的上升时间	$C_L = 30 \text{ pF}$, $V_{DD} = 2.7 \text{ 到 } 3.6 \text{ V}$	-	$5^{(2)}$	ns
			$C_L = 50 \text{ pF}$, $V_{DD} = 2.7 \text{ 到 } 3.6 \text{ V}$	-	$8^{(2)}$	
			$C_L = 50 \text{ pF}$, $V_{DD} = 2 \text{ 到 } 2.7 \text{ V}$	-	$12^{(2)}$	
FM+ 配置 ⁽³⁾	$f_{\max(\text{IO})\text{out}}$	最大频率 ⁽¹⁾	$C_L = 50 \text{ pF}$, $V_{DD} = 2 \text{ 到 } 3.6 \text{ V}$	-	$2^{(3)}$	MHz
	$t_{\text{f}(\text{IO})\text{out}}$	输出高电平到低电平的下降时间		-	$12^{(3)}$	ns
	$t_{\text{r}(\text{IO})\text{out}}$	输出低电平到高电平的上升时间		-	$34^{(3)}$	
-	$t_{\text{EXTI}pw}$	EXTI 控制器检测到的外部信号的脉冲宽度	-	10	-	ns

1. 最大频率在图 23 中定义。

2. 由设计保证，未经生产测试。

3. 在 FM+ I/O 模式中，I/O 速度配置被旁路。请参考 STM32F301x6 STM32F301x8 参考手册 RM0366 以获取 FM+ I/O 模式配置的说明。

图 23. I/O 交流特性定义



1. 请参见表 55: I/O 交流特性。

6.3.15 NRST 引脚特性


NRST 引脚输入驱动器采用 CMOS 技术。它连接至一个永久上拉电阻 R_{PU} (请参见表 53)。除非特别说明, 否则表 56 中给出的参数是在表 23 中汇总的环境温度和 V_{DD} 电源电压条件下测试得出的。

表 56. NRST 引脚特性

符号	参数	条件	最小值	典型值	最大值	单位
$V_{IL(NRST)}^{(1)}$	NRST 输入低电平电压	-	-	-	$0.3V_{DD} + 0.07^{(1)}$	V
$V_{IH(NRST)}^{(1)}$	NRST 输入高电平电压	-	$0.445V_{DD} + 0.398^{(1)}$	-	-	
$V_{hys(NRST)}$	NRST 施密特触发器迟滞电压	-	-	200	-	mV
R_{PU}	弱上拉等效电阻 ⁽²⁾	$V_{IN} = V_{SS}$	25	40	55	kΩ
$V_F(NRST)^{(1)}$	NRST 输入滤波脉冲	-	-	-	$100^{(1)}$	ns
$V_{NF(NRST)}^{(1)}$	NRST 输入非滤波脉冲	-	$500^{(1)}$	-	-	ns

1. 由设计保证, 未经生产测试。
2. 上拉电阻和下拉电阻设计为一个串联了可开关 PMOS/NMOS 的实际电阻。该 MOS/NMOS 对串联电阻的影响极小 (10% 左右)。

图 24. 推荐的 NRST 引脚保护



1. 该复位网络可保护器件不发生寄生复位。
2. 用户必须确保 NRST 引脚上的电平可降至表 56 中指定的 $V_{IL(NRST)}$ 最大电平以下，否则器件不会执行复位。

6.3.16 定时器特性

表 57 中列出的参数由设计保证。

有关输入 / 输出复用功能特性（输出比较、输入捕捉、外部时钟、PWM 输出）的详细信息，请参见第 6.3.14 章节：I/O 端口特性。

表 57. TIMx⁽¹⁾⁽²⁾ 特性

符号	参数	条件	最小值	最大值	单位
$t_{res(TIM)}$	定时器分辨率时间	-	1	-	$t_{TIMxCLK}$
		$f_{TIMxCLK} = 72 \text{ MHz}$	13.9	-	ns
		$f_{TIMxCLK} = 144 \text{ MHz}$, $x = 1, 15, 16, 17$	6.95	-	ns
f_{EXT}	CH1 到 CH4 上的定时器外部时钟频率	-	0	$f_{TIMxCLK}/2$	MHz
		$f_{TIMxCLK} = 72 \text{ MHz}$	0	36	MHz
Res _{TIM}	定时器分辨率	TIMx (除了 TIM2)	-	16	位
		TIM2	-	32	
$t_{COUNTER}$	16 位计数器时钟周期	-	1	65536	$t_{TIMxCLK}$
		$f_{TIMxCLK} = 72 \text{ MHz}$	0.0139	910	μs
		$f_{TIMxCLK} = 144 \text{ MHz}$, $x = 1/15/16/17$	0.0069	455	μs
t_{MAX_COUNT}	32 位计数器的最大可能计数	-	-	65536×65536	$t_{TIMxCLK}$
		$f_{TIMxCLK} = 72 \text{ MHz}$	-	59.65	s
		$f_{TIMxCLK} = 144 \text{ MHz}$, $x = 1/15/16/17$	-	29.825	s

1. TIMx 是 TIM1、TIM2、TIM15、TIM16 和 TIM17 定时器的统称。
2. 由设计保证，未经生产测试。

表 58. 40 kHz (LSI) 频率条件下 IWDG 最小 / 最大超时周期 ⁽¹⁾

预分频器 (Prescaler divider)	PR[2:0] 位	最短超时 (ms) RL[11:0]= 0x000	最长超时 (ms) RL[11:0]= 0xFFFF
/4	0	0.1	409.6
/8	1	0.2	819.2
/16	2	0.4	1638.4
/32	3	0.8	3276.8
/64	4	1.6	6553.6
/128	5	3.2	13107.2
/256	7	6.4	26214.4

1. 这些时间均针对 40 kHz 时钟给出。实际上，MCU 内部的 RC 频率会在 30 到 60kHz 之间变化。此外，即使 RC 振荡器的频率是精确的，确切的时序仍然依赖于 APB 接口时钟与 RC 振荡器时钟之间的相位差，因此总会有一些完整的 RC 周期是不确定的。

表 59. WWDG 最小 - 最大超时值 @72 MHz (PCLK) ⁽¹⁾

预分频器	WDGTB	最小超时值	最大超时值
1	0	0.05687	3.6409
2	1	0.1137	7.2817
4	2	0.2275	14.564
8	3	0.4551	29.127

1. 由设计保证，未经生产测试。

6.3.17 通信接口

I²C 接口特性

I2C 接口满足 I²C 总线规范的时序要求，以及 03 版用户手册的：

- 标准模式 (Sm)：比特率最高 100 kbit/s
- 快速模式 (Fm)：比特率最高 400 kbit/s
- 极速模式 (Fm+)：比特率最高 1 Mbit/s。

当 I2C 外设配置正确时，I2C 时序要求由设计保证（见参考手册）。

SDA 和 SCL I/O 要求的满足有以下限制：SDA 和 SCL I/O 引脚不是“真正的”开漏。配置为开漏引脚时，I/O 引脚与 VDDIOx 之间连接的 PMOS 将被禁止，但仍存在。仅 FTf I/O 引脚支持 Fm+ 低电平输出电流最大需求。请参考 [第 6.3.14 章节: I/O 端口特性](#) 以获取 I2C I/O 特性。

所有 I2C SDA 和 SCL I/O 都内置有模拟滤波器。请参考下表的模拟滤波器特性：

表 60. I2C 模拟滤波器特性⁽¹⁾

符号	参数	最小值	最大值	单位
t _{AF}	模拟滤波器抑制的最大尖峰脉宽	50 ⁽²⁾	260 ⁽³⁾	ns

1. 由设计保证，未经生产测试。
2. 宽度低于 t_{AF(min)} 的尖峰被过滤掉。
3. 宽度高于 t_{AF(max)} 的尖峰不被过滤。

SPI/I²S 特性

除非特别说明，否则表 61 中给出的有关 SPI 的参数或表 62 中有关 I²S 的参数是在表 23 中汇总的环境温度、 f_{PCLKx} 频率和 V_{DD} 电源电压条件下测试得出的。


有关输入 / 输出复用功能特性（SPI 的 NSS、SCK、MOSI、MISO 和 I²S 的 WS、CK、SD）的详细信息，请参见第 6.3.14 章节：I/O 端口特性。

表 61. SPI 特性⁽¹⁾

符号	参数	条件	最小值	典型值	最大值	单位
f_{SCK} $1/t_{c(SCK)}$	SPI 时钟频率	主模式	-	-	18	MHz
		从模式	-	-	18	
$t_{su(NSS)}$	NSS 建立时间	从模式, SPI presc = 2	4* Tpclk	-	-	ns
$t_{h(NSS)}$	NSS 保持时间	从模式, SPI presc = 2	2* Tpclk	-	-	
$t_{w(SCKH)}$ $t_{w(SCKL)}$	SCK 高电平和低电平时间	主模式, $f_{PCLK} = 36$ MHz, 预分频系数 = 4	Tpclk- 2	Tpclk	Tpclk+ 2	
$t_{su(MI)}$ $t_{su(SI)}$	数据输入建立时间	主模式	0	-	-	
		从模式	1	-	-	
$t_{h(MI)}$	数据输入保持时间	主模式	6.5	-	-	
$t_{h(SI)}$		从模式	2.5	-	-	
$t_{a(SO)}$	数据输出访问时间	从模式	8	-	40	
$t_{dis(SO)}$	数据输出禁止时间	从模式	8	-	14	
$t_{v(SO)}$	数据输出有效时间	从模式	-	12	27	
$t_{v(MO)}$		主模式	-	1.5	4	
$t_{h(SO)}$	数据输出保持时间	从模式	7.5	-	-	
$t_{h(MO)}$		主模式	0	-	-	


1. 数据基于特征结果，未经生产测试。

图 25. SPI 时序图 – 从模式且 CPHA = 0



ai14134c


图 26. SPI 时序图 – 从模式且 CPHA = 1⁽¹⁾



ai14135

1. 测量点在 $0.5V_{DD}$ 处，外部 $C_L = 30 \text{ pF}$ 。

图 27. SPI 时序图 – 主模式 (1)



1. 测量点在 $0.5V_{DD}$ 处，外部 $C_L = 30\text{ pF}$ 。

表 62. I2S 特性(1)

符号	参数	条件	最小值	最大值	单位
f_{MCK}	I2S 主时钟输出	-	256 x 8K	256x F_s ⁽²⁾	MHz
f_{CK}	I2S 时钟频率	主数据: 32 位	-	64x F_s	MHz
		从数据: 32 位	-	64x F_s	
D_{CK}	I2S 时钟频率占空比	从接收器	30	70	%


表 62. I2S 特性⁽¹⁾ (续)

符号	参数	条件	最小值	最大值	单位
$t_{v(WS)}$	WS 有效时间	主模式	-	20	ns
$t_{h(WS)}$	WS 保持时间	主模式	2	-	
$t_{su(WS)}$	WS 建立时间	从模式	0	-	
$t_{h(WS)}$	WS 保持时间	从模式	4	-	
$t_{su(SD_MR)}$	数据输入建立时间	主接收器	1	-	
$t_{su(SD_SR)}$		从接收器	1	-	
$t_{h(SD_MR)}$	数据输入保持时间	主接收器	8	-	
$t_{h(SD_SR)}$		从接收器	2.5	-	
$t_{v(SD_ST)}$	数据输出有效时间	从发送器 (使能边沿之后)	-	50	
$t_{v(SD_MT)}$		主发送器 (使能边沿之后)	-	22	
$t_{h(SD_ST)}$	数据输出保持时间	从发送器 (使能边沿之后)	8	-	
$t_{h(SD_MT)}$		主发送器 (使能边沿之后)	1	-	

1. 数据基于特征结果，未经生产测试。
2. 256x F_s 最大值为 36 MHz (APB1 最大频率)


注: 请参考 RM0366 参考手册的 I2S 章节以获取采样频率 (F_s)、 f_{MCK} 、 f_{CK} 的更详细信息， DCK 值仅反映数字外设行为，主要取决于 ODD 位的值，源时钟精度可能轻微改变 DCK 的值。数字的贡献会导致最小 $(I2SDIV)/(2 * I2SDIV + ODD)$ ，最大 $(I2SDIV + ODD)/(2 * I2SDIV + ODD)$ ，以及每种模式 / 条件所支持的最大 F_s 。

图 28. I²S 从模式时序图 (Philips 协议) (1)



1. 测量点在 $0.5V_{DD}$ 处, 外部 $C_L=30\text{ pF}$ 。
2. 前一发送字节的 LSB 发送 / 接收。在首字节前不发送任何 LSB 发送 / 接收。

图 29. I²S 从模式时序图 (Philips 协议) (1)



1. 测量点在 $0.5V_{DD}$ 处, 外部 $C_L=30\text{ pF}$ 。
2. 前一发送字节的 LSB 发送 / 接收。在首字节前不发送任何 LSB 发送 / 接收。

6.3.18 ADC 特性

除非特别说明，否则表 63 至表 65 中给出的参数均在表 23 中所列条件下由设计保证。

表 63. ADC 特性

符号	参数	条件	最小值	典型值	最大值	单位
V_{DDA}	ADC 的模拟供电电压	-	2	-	3.6	V
I_{DDA}	ADC 电流消耗 (见 图 30。)	单端模式, 5 MSPS	-	1011.3	1172.0	μA
		单端模式, 1 MSPS	-	214.7	322.3	
		单端模式, 200 KSPS	-	54.7	81.1	
		差分模式, 5 MSPS	-	1061.5	1243.6	
		差分模式, 1 MSPS	-	246.6	337.6	
		差分模式, 200 KSPS	-	56.4	83.0	
f_{ADC}	ADC 时钟频率	-	0.14	-	72	MHz
$f_S^{(1)}$	采样率	分辨率 = 12 位, 快速通道	0.01	-	5.14	MSPS
		分辨率 = 10 位, 快速通道	0.012	-	6	
		分辨率 = 8 位, 快速通道	0.014	-	7.2	
		分辨率 = 6 位, 快速通道	0.0175	-	9	
$f_{TRIG}^{(1)}$	外部触发器频率	$f_{ADC} = 72 \text{ MHz}$ 分辨率 = 12 位	-	-	5.14	MHz
		分辨率 = 12 位	-	-	14	$1/f_{ADC}$
V_{AIN}	转换电压范围	-	0	-	V_{DDA}	V
$R_{AIN}^{(1)}$	外部输入阻抗	-	-	-	100	k Ω
$C_{ADC}^{(1)}$	内部采样和保持电容	-	-	5	-	pF
$t_{CAL}^{(1)}$	校准时间	$f_{ADC} = 72 \text{ MHz}$	1.56			μs
		-	112			$1/f_{ADC}$
$t_{latr}^{(1)}$	触发器转换延迟 无转换中止的规则通道和注入通道	CKMODE = 00	1.5	2	2.5	$1/f_{ADC}$
		CKMODE = 01	-	-	2	$1/f_{ADC}$
		CKMODE = 10	-	-	2.25	$1/f_{ADC}$
		CKMODE = 11	-	-	2.125	$1/f_{ADC}$
$t_{latrinj}^{(1)}$	触发器转换延迟 中止规则转换的注入通道	CKMODE = 00	2.5	3	3.5	$1/f_{ADC}$
		CKMODE = 01	-	-	3	$1/f_{ADC}$
		CKMODE = 10	-	-	3.25	$1/f_{ADC}$
		CKMODE = 11	-	-	3.125	$1/f_{ADC}$

表 63. ADC 特性 (续)

符号	参数	条件	最小值	典型值	最大值	单位
$t_S^{(1)}$	采样时间	$f_{ADC} = 72 \text{ MHz}$	0.021	-	8.35	μs
		-	1.5	-	601.5	$1/f_{ADC}$
$T_{ADCVREG_STUP}^{(1)}$	ADC 调压器启动时间	-	-	-	10	μs
$t_{CONV}^{(1)}$	总转换时间 (包括采样时间)	$f_{ADC} = 72 \text{ MHz}$ 分辨率 = 12 位	0.19	-	8.52	μs
		分辨率 = 12 位	14 至 614 (t_S 采样时间 + 12.5 逐次逼近)			$1/f_{ADC}$

1. 数据由设计保证。

图 30 说明了单端和差分模式的每时钟频率 ADC 电流消耗。

图 30. 单端和差分模式的 ADC 典型电流消耗




表 64. 最大 ADC $R_{AIN}^{(1)}$

分辨率	采样周期 @ 72 MHz	采样时间 [ns] @ 72 MHz	R_{AIN} 最大值 (k Ω)		
			快速通道 ⁽²⁾	慢速通道	其它通道 ⁽³⁾
12 位	1.5	20.83	0.018	NA	NA
	2.5	34.72	0.150	NA	0.022
	4.5	62.50	0.470	0.220	0.180
	7.5	104.17	0.820	0.560	0.470
	19.5	270.83	2.70	1.80	1.50
	61.5	854.17	8.20	6.80	4.70
	181.5	2520.83	22.0	18.0	15.0
	601.5	8354.17	82.0	68.0	47.0
10 位	1.5	20.83	0.082	NA	NA
	2.5	34.72	0.270	0.082	0.100
	4.5	62.50	0.560	0.390	0.330
	7.5	104.17	1.20	0.82	0.68
	19.5	270.83	3.30	2.70	2.20
	61.5	854.17	10.0	8.2	6.8
	181.5	2520.83	33.0	27.0	22.0
	601.5	8354.17	100.0	82.0	68.0
8 位	1.5	20.83	0.150	NA	0.039
	2.5	34.72	0.390	0.180	0.180
	4.5	62.50	0.820	0.560	0.470
	7.5	104.17	1.50	1.20	1.00
	19.5	270.83	3.90	3.30	2.70
	61.5	854.17	12.00	12.00	8.20
	181.5	2520.83	39.00	33.00	27.00
	601.5	8354.17	100.00	100.00	82.00
6 位	1.5	20.83	0.270	0.100	0.150
	2.5	34.72	0.560	0.390	0.330
	4.5	62.50	1.200	0.820	0.820
	7.5	104.17	2.20	1.80	1.50
	19.5	270.83	5.60	4.70	3.90
	61.5	854.17	18.0	15.0	12.0
	181.5	2520.83	56.0	47.0	39.0
	601.5	8354.17	100.00	100.0	100.0

1. 数据基于特征结果，未经生产测试。

2. 除了 PA6 通道的所有快速通道。

3. PA6 上可用的通道。

表 65. ADC 精度 – 有限测试条件⁽¹⁾⁽²⁾

符号	参数	条件			最小值 ⁽³⁾	典型值	最大值 ⁽³⁾	单位
ET	总未调整误差	ADC 时钟频率 ≤ 72 MHz 采样频率 ≤ 5 Msps V _{DDA} = 3.3 V 25°C	单端	快速通道 5.1 Ms	-	±4	±4.5	LSB
				慢速通道 4.8 Ms	-	±5.5	±6	
			差分	快速通道 5.1 Ms	-	±3.5	±4	
				慢速通道 4.8 Ms	-	±3.5	±4	
EO	偏移误差		单端	快速通道 5.1 Ms	-	±2	±2	
				慢速通道 4.8 Ms	-	±1.5	±2	
			差分	快速通道 5.1 Ms	-	±1.5	±2	
				慢速通道 4.8 Ms	-	±1.5	±2	
EG	增益误差	单端	快速通道 5.1 Ms	-	±3	±4		
			慢速通道 4.8 Ms	-	±5	±5.5		
		差分	快速通道 5.1 Ms	-	±3	±3		
			慢速通道 4.8 Ms	-	±3	±3.5		
ED	微分线性误差	单端	快速通道 5.1 Ms	-	±1	±1		
			慢速通道 4.8 Ms	-	±1	±1		
		差分	快速通道 5.1 Ms	-	±1	±1		
			慢速通道 4.8 Ms	-	±1	±1		
EL	积分线性误差	单端	快速通道 5.1 Ms	-	±1.5	±2		
			慢速通道 4.8 Ms	-	±2	±3		
		差分	快速通道 5.1 Ms	-	±1.5	±1.5		
			慢速通道 4.8 Ms	-	±1.5	±2		
ENOB ⁽⁴⁾	有效位数	单端	快速通道 5.1 Ms	10.8	10.8	-	位	
			慢速通道 4.8 Ms	10.8	10.8	-		
		差分	快速通道 5.1 Ms	11.2	11.3	-		
			慢速通道 4.8 Ms	11.2	11.3	-		
SINAD ⁽⁴⁾	信号与噪声和失真的比	单端	快速通道 5.1 Ms	66	67	-	dB	
			慢速通道 4.8 Ms	66	67	-		
		差分	快速通道 5.1 Ms	69	70	-		
			慢速通道 4.8 Ms	69	70	-		

表 65. ADC 精度 – 有限测试条件⁽¹⁾⁽²⁾ (续)

符号	参数	条件			最小值 ⁽³⁾	典型值	最大值 ⁽³⁾	单位
SNR ⁽⁴⁾	信噪比	ADC 时钟频率 ≤ 72 MHz 采样频率 ≤ 5 Msps V _{DDA} = 3.3 V 25°C	单端	快速通道 5.1 Ms	66	67	-	dB
				慢速通道 4.8 Ms	66	67	-	
			差分	快速通道 5.1 Ms	69	70	-	
				慢速通道 4.8 Ms	69	70	-	
THD ⁽⁴⁾	总谐波失真		单端	快速通道 5.1 Ms	-	-80	-80	
				慢速通道 4.8 Ms	-	-78	-77	
			差分	快速通道 5.1 Ms	-	-83	-82	
				慢速通道 4.8 Ms	-	-81	-80	

1. ADC 直流精度值在执行内部校准后测得。
2. ADC 精度与反向注入电流: 应避免在任何模拟输入引脚上注入反向电流, 这样做会显著降低另一个模拟输入上正在进行的转换作业的精度。建议在可能注入反向电流的模拟引脚上增加一个肖特基二极管 (引脚与地之间)。只要正向注入电流处于 [第 6.3.14 章节](#) 中为 I_{INJ(PIN)} 和 ΣI_{INJ(PIN)} 指定的限值范围内, 就不会影响 ADC 精度。
3. 数据基于特征结果, 未经生产测试。
4. 使用 -0.5dB 满量程 50kHz 正弦波输入信号测量的值。

表 66. ADC 精度⁽¹⁾⁽²⁾⁽³⁾

符号	参数	条件		最小值 ⁽⁴⁾	最大值 ⁽⁴⁾	单位	
ET	总未调整误差	ADC 时钟频率 ≤ 72 MHz, 采样频率 ≤ 5 Msps 2.0 V ≤ V _{DDA} ≤ 3.6 V	单端	快速通道 5.1 Ms	-	±6.5	LSB
				慢速通道 4.8 Ms	-	±6.5	
			差分	快速通道 5.1 Ms	-	±4	
				慢速通道 4.8 Ms	-	±4.5	
EO	偏移误差		单端	快速通道 5.1 Ms	-	±3	
				慢速通道 4.8 Ms	-	±3	
			差分	快速通道 5.1 Ms	-	±2.5	
				慢速通道 4.8 Ms	-	±2.5	
EG	增益误差		单端	快速通道 5.1 Ms	-	±6	
				慢速通道 4.8 Ms	-	±6	
			差分	快速通道 5.1 Ms	-	±3.5	
				慢速通道 4.8 Ms	-	±4	
ED	微分线性误差		单端	快速通道 5.1 Ms	-	±1.5	
				慢速通道 4.8 Ms	-	±1.5	
			差分	快速通道 5.1 Ms	-	±1.5	
				慢速通道 4.8 Ms	-	±1.5	
EL	积分线性误差	单端	快速通道 5.1 Ms	-	±3		
			慢速通道 4.8 Ms	-	±3.5		
		差分	快速通道 5.1 Ms	-	±2		
			慢速通道 4.8 Ms	-	±2.5		
ENOB ⁽⁵⁾	有效位数	单端	快速通道 5.1 Ms	10.4	-	比特	
			慢速通道 4.8 Ms	10.4	-		
		差分	快速通道 5.1 Ms	10.8	-		
			慢速通道 4.8 Ms	10.8	-		
SINAD ⁽⁵⁾	信号与噪声和失真的比	单端	快速通道 5.1 Ms	64	-	dB	
			慢速通道 4.8 Ms	63	-		
		差分	快速通道 5.1 Ms	67	-		
			慢速通道 4.8 Ms	67	-		

表 66. ADC 精度⁽¹⁾⁽²⁾⁽³⁾ (续)

符号	参数	条件			最小值 ⁽⁴⁾	最大值 ⁽⁴⁾	单位	
SNR ⁽⁵⁾	信噪比	ADC 时钟频率 ≤ 72 MHz, 采样频率 ≤ 5 Msps, 2 V ≤ V _{DDA} ≤ 3.6 V	单端	快速通道 5.1 Ms	64	-	dB	
				慢速通道 4.8 Ms	64	-		
			差分	快速通道 5.1 Ms	67	-		
				慢速通道 4.8 Ms	67	-		
THD ⁽⁵⁾	总谐波失真		ADC 时钟频率 ≤ 72 MHz, 采样频率 ≤ 5 Msps, 2 V ≤ V _{DDA} ≤ 3.6 V	单端	快速通道 5.1 Ms	-		-75
					慢速通道 4.8 Ms	-		-75
				差分	快速通道 5.1 Ms	-		-79
					慢速通道 4.8 Ms	-		-78

1. ADC 直流精度值在执行内部校准后测得。
2. ADC 精度与反向注入电流：应避免在任何模拟输入引脚上注入反向电流，这样做会显著降低另一个模拟输入上正在进行的转换作业的精度。建议在可能注入反向电流的模拟引脚上增加一个肖特基二极管（引脚与地之间）。只要正向注入电流处于第 6.3.14 章节中为 I_{INJ(PIN)} 和 ΣI_{INJ(PIN)} 指定的限值范围内，就不会影响 ADC 精度。
3. 在受限的 V_{DDA}、频率和温度范围内可达到更佳的性能。
4. 数据基于特征结果，未经生产测试。
5. 使用 -0.5dB 满量程 50kHz 正弦波输入信号测量的值。

表 67. ADC 精度⁽¹⁾⁽²⁾

符号	参数	测试条件		典型值	最大值 ⁽³⁾	单位
ET	总未调整误差	ADC 频率 ≤ 72 MHz 采样频率 ≤ 1MSPS 2.4 V ≤ V _{DDA} = V _{REF+} ≤ 3.6 V 单端模式	快速通道	±2.5	±5	LSB
EO	偏移误差		慢速通道	±3.5	±5	
			快速通道	±1	±2.5	
EG	增益误差		慢速通道	±1.5	±2.5	
			快速通道	±2	±3	
ED	微分线性误差		慢速通道	±3	±4	
			快速通道	±0.7	±2	
EL	积分线性误差		慢速通道	±0.7	±2	
			快速通道	±1	±3	
				慢速通道	±1.2	

1. ADC 直流精度值在执行内部校准后测得。
2. ADC 精度与反向注入电流：应避免在任何模拟输入引脚上注入反向电流，这样做会显著降低另一个模拟输入上正在进行的转换作业的精度。建议在可能注入反向电流的模拟引脚上增加一个肖特基二极管（引脚与地之间）。只要正向注入电流处于第 6.3.14 章节：I/O 端口特性中为 I_{INJ(PIN)} 和 Σ I_{INJ(PIN)} 指定的限值范围内，就不会影响 ADC 精度。
3. 数据基于特征结果，未经生产测试。

图 31. ADC 精度特性





图 32. 使用 ADC 的典型连接图



1. 有关 R_{AIN} 值的信息, 请参见表 63。
2. $C_{parasitic}$ 表示 PCB 电容 (取决于焊接和 PCB 布线质量) 以及焊盘电容 (约 7 pF)。 $C_{parasitic}$ 值较高会导致转换精度降低。要解决这一问题, 应减小 f_{ADC} 。

通用 PCB 设计准则

应如 图 11 中所示执行电源去耦。10 nF 的电容器应为陶瓷型 (高质量), 应与芯片尽可能靠近放置。

6.3.19 DAC 电气规范

表 68. DAC 特性


符号	参数	条件	最小值	典型值	最大值	单位
V_{DDA}	模拟电源电压	DAC 输出缓冲器 ON	2.4	-	3.6	V
$R_{LOAD}^{(1)}$	阻性负载	DAC 输出缓冲器 ON	5	-	-	k Ω
$R_O^{(1)}$	输出阻抗	DAC 输出缓冲器 ON	-	-	15	k Ω
$C_{LOAD}^{(1)}$	容性负载	DAC 输出缓冲器 ON	-	-	50	pF
$V_{DAC_OUT}^{(1)}$	DAC_OUT 输出上的电压	对应于 $V_{DDA} = 3.6\text{ V}$ 时的 12 位输入代码 (0x0E0) 至 (0xF1C) 以及 $V_{DDA} = 2.4\text{ V}$ 时的 (0x155) 和 (0xEAB), DAC 输出缓冲器 ON。	0.2	-	$V_{DDA} - 0.2$	V
		DAC 输出缓冲器 OFF	-	0.5	$V_{DDA} - 1\text{LSB}$	mV
$I_{DDA}^{(3)}$	静止模式 (待机模式) 下的 DAC 直流电流消耗 ⁽²⁾	无负载, 输入端采用中间代码 (0x800)。	-	-	380	μA
		无负载, 输入端采用最差代码 (0xF1C)。	-	-	480	μA
DNL ⁽³⁾	微分非线性误差 (两个连续代码之间的偏差 -1LSB)	针对 10 位输入代码	-	-	± 0.5	LSB
		针对 12 位输入代码	-	-	± 2	LSB
INL ⁽³⁾	积分非线性误差 (代码 i 处测得的值与代码 0 及最后一个代码 4095 之间连线上代码 i 处的值之间的差)	针对 10 位输入代码	-	-	± 1	LSB
		针对 12 位输入代码	-	-	± 4	LSB
偏移 ⁽³⁾	偏移误差 (代码 (0x800) 处测得值与理想值之间的差 = $V_{DDA}/2$)	-	-	-	± 10	mV
		针对 10 位输入代码, $V_{DDA} = 3.6\text{ V}$	-	-	± 3	LSB
		针对 12 位输入代码, $V_{DDA} = 3.6\text{ V}$	-	-	± 12	LSB
增益误差 ⁽³⁾	增益误差	针对 12 位输入代码	-	-	± 0.5	%
$t_{SETTLING}^{(3)}$	建立时间 (满刻度: 适用于当 DAC_OUT 达到最终值 $\pm 1\text{LSB}$ 时, 最低输入代码与最高输入代码之间的 12 位输入代码转换)	$C_{LOAD} \leq 50\text{ pF}$, $R_{LOAD} \geq 5\text{ k}\Omega$	-	3	4	μs
更新率 ⁽³⁾	当输入代码略有变化 (从代码 i 到 i+1LSB) 时, 确保 DAC_OUT 变化正确的最大频率	$C_{LOAD} \leq 50\text{ pF}$, $R_{LOAD} \geq 5\text{ k}\Omega$	-	-	1	MS/s

表 68. DAC 特性 (续)

符号	参数	条件	最小值	典型值	最大值	单位
$t_{WAKEUP}^{(3)}$	从关闭状态唤醒的时间 (在 DAC 控制寄存器中将 ENx 位置 1)	$C_{LOAD} \leq 50 \text{ pF}$, $R_{LOAD} \geq 5 \text{ k}\Omega$	-	6.5	10	μs
PSRR+ (1)	电源抑制比 (相对于 V_{DDA}) (静态直流测量)	$C_{LOAD} = 50 \text{ pF}$, 无 $R_{LOAD} \geq 5 \text{ k}\Omega$,	-	-67	-40	dB

1. 由设计保证, 未经生产测试。
2. 静止模式指 DAC 的输出保持为稳定值的状态, 因此这时没有动态消耗。
3. 数据基于特征结果, 未经生产测试。

图 33. 12 位缓冲 / 非缓冲 DAC



1. DAC 集成了输出缓冲器, 用来降低输出阻抗并在不使用外部运算放大器的情况下直接驱动外部负载。如果将 DAC_CR 寄存器的 BOFFx 位置 1, 可将该缓冲器旁路。

6.3.20 比较器特性

表 69. 比较器特性⁽¹⁾

符号	参数	条件	最小值	典型值	最大值	单位
V_{DDA}	模拟电源电压	-	2	-	3.6	V
V_{IN}	比较器输入电压范围	-	0	-	V_{DDA}	
V_{BG}	定标器输入电压	-	-	$V_{REFINIT}$	-	
V_{SC}	定标器偏移电压	-	-	± 5	± 10	mV
t_{S_SC}	从掉电状态的定标器启动时间	-	-	-	0.1	ms
t_{START}	比较器启动时间	$V_{DDA} \geq 2.7 \text{ V}$	-	-	4	μs
		$V_{DDA} < 2.7 \text{ V}$	-	-	10	

表 69. 比较器特性⁽¹⁾ (续)

符号	参数	条件	最小值	典型值	最大值	单位
t_D	200 mV 步进, 100 mV 超载的传播延迟	$V_{DDA} \geq 2.7 V$	-	25	28	ns
		$V_{DDA} < 2.7 V$	-	28	30	
	全范围步进, 100 mV 超载的传播延迟	$V_{DDA} \geq 2.7 V$	-	32	35	
		$V_{DDA} < 2.7 V$	-	35	40	
V_{OFFSET}	比较器偏移误差	$V_{DDA} \geq 2.7 V$	-	± 5	± 10	mV
		$V_{DDA} < 2.7 V$	-	-	± 25	
TV_{OFFSET}	总偏移变化	全温度范围	-	-	3	mV
$I_{DD(COMP)}$	COMP 电流消耗	-	-	400	600	μA

1. 由设计保证, 未经生产测试。

6.3.21 运算放大器特性

表 70. 运算放大器特性⁽¹⁾


符号	参数		条件	最小值	典型值	最大值	单位
V_{DDA}	模拟电源电压		-	2.4	-	3.6	V
CMIR	共模输入范围		-	0	-	V_{DDA}	V
$V_{I\text{OFFSET}}$	输入偏移电压	最大化校准范围	25°C, 输出上无负载。	-	-	4	mV
			所有电压 / 温度。	-	-	6	
		偏移后校准	25°C, 输出上无负载。	-	-	1.6	
			所有电压 / 温度。	-	-	3	
$\Delta V_{I\text{OFFSET}}$	输入偏移电压漂移		-	-	5	-	$\mu\text{V}/^\circ\text{C}$
I_{LOAD}	驱动电流		-	-	-	500	μA
IDDOPAMP	电流消耗		无负载, 静止模式	-	690	1450	μA
CMRR	共模抑制比		-	-	90	-	dB
PSRR	电源抑制比		DC	73	117	-	dB
GBW	带宽		-	-	8.2	-	MHz
SR	摆率		-	-	4.7	-	V/ μs
R_{LOAD}	阻性负载		-	4	-	-	k Ω
C_{LOAD}	容性负载		-	-	-	50	pF
$V_{\text{OH}_{\text{SAT}}}$	高饱和电压		$R_{\text{负载}} = \text{最小}$, 在 V_{DDA} 处输入。	-	-	100	mV
			$R_{\text{负载}} = 20\text{K}$, 在 V_{DDA} 处输入。	-	-	20	
$V_{\text{OL}_{\text{SAT}}}$	低饱和电压		$R_{\text{load}} = \text{最小}$, 输入为 0V	-	-	100	mV
			$R_{\text{load}} = 20\text{K}$, 输入为 0V。	-	-	20	
ϕm	相位裕度		-	-	62	-	$^\circ$
t_{OFFTRIM}	偏移微调时间: 校准期间, 为达到 1 mV 精度, 两步间所需的最小时间		-	-	-	2	ms
t_{WAKEUP}	从 OFF 状态的唤醒时间。		$C_{\text{LOAD}} \leq 50 \text{ pf}$, $R_{\text{LOAD}} \geq 4 \text{ k}\Omega$, 跟随器配置	-	2.8	5	μs
$t_{\text{S_OPAM_VOUT}}$	读取 OPAMP 输出时的 ADC 采样时间			400	-	-	ns

表 70. 运算放大器特性⁽¹⁾ (续)

符号	参数	条件	最小值	典型值	最大值	单位
PGA 增益	非反相增益值	-	-	2	-	-
			-	4	-	
			-	8	-	
			-	16	-	
R _{network}	PGA 模式中的 R2/R1 内部电阻值 ⁽²⁾	增益 =2	-	5.4/5.4	-	kΩ
		增益 =4	-	16.2/5.4	-	
		增益 =8	-	37.8/5.4	-	
		增益 =16	-	40.5/2.7	-	
PGA 增益误差	PGA 增益误差	-	-1%	-	1%	%
I _{bias}	OPAMP 输入偏置电流	-	-	-	±0.2 ⁽³⁾	μA
PGA BW	不同非反相增益的 PGA 带宽	PGA 增益 = 2, Cload = 50pF, Rload = 4 KΩ	-	4	-	MHz
		PGA 增益 = 4, Cload = 50pF, Rload = 4 KΩ	-	2	-	
		PGA 增益 = 8, Cload = 50pF, Rload = 4 KΩ	-	1	-	
		PGA 增益 = 16, Cload = 50pF, Rload = 4 KΩ	-	0.5	-	
en	电压噪声密度	@ 1KHz, 输出 负载为 4 KΩ	-	109	-	$\frac{nV}{\sqrt{Hz}}$
		@ 10KHz, 输出 负载为 4 KΩ	-	43	-	

1. 由设计保证，未经生产测试。
2. R2 为 OPAMP 输出和 OPAMP 反相输入间的内部电阻。
R1 为 OPAMP 反相输入和接地间的内部电阻。
PGA 增益 = 1+R2/R1
3. 当用于模拟模式时，主要是 TTa I/O 漏电流。

图 34. OPAMP 电压噪声与频率



6.3.22 温度传感器特性

表 71. 温度传感器特性

符号	参数	最小值	典型值	最大值	单位
$T_L^{(1)}$	V_{SENSE} 相对于温度的线性度	-	± 1	± 2	$^{\circ}\text{C}$
Avg_Slope ⁽¹⁾	平均斜率	4.0	4.3	4.6	mV/ $^{\circ}\text{C}$
V_{25}	25 $^{\circ}\text{C}$ 时的电压	1.34	1.43	1.52	V
$t_{START}^{(1)}$	启动时间	4	-	10	μs
$T_{S_temp}^{(1)(2)}$	读取温度时的 ADC 采样时间	2.2	-	-	μs

1. 由设计保证，未经生产测试。
2. 最短采样时间可由应用程序通过多次迭代确定。

表 72. 温度传感器校准值

校准值名称	说明	存储器地址
TS_CAL1	TS ADC 原始数据在温度 30 $^{\circ}\text{C}$ 时获取， $V_{DDA} = 3.3\text{ V}$	0x1FFF F7B8 - 0x1FFF F7B9
TS_CAL2	TS ADC 原始数据在温度 110 $^{\circ}\text{C}$ 时获取 $V_{DDA} = 3.3\text{ V}$	0x1FFF F7C2 - 0x1FFF F7C3

6.3.23 V_{BAT} 监控特性表 73. V_{BAT} 监控特性

符号	参数	最小值	典型值	最大值	单位
R	V_{BAT} 的电阻桥	-	50	-	K Ω
Q	V_{BAT} 测量的比值	-	2	-	
$Er^{(1)}$	Q 的误差	-1	-	+1	%
$T_{S_vbat}^{(1)(2)}$	读取 V_{BAT} 时的 ADC 采样时间 1mV 精度	2.2	-	-	μs


1. 由设计保证，未经生产测试。
2. 最短采样时间可由应用程序通过多次迭代确定。

7 封装特性

7.1 封装机械数据

为满足环境要求，意法半导体为这些器件提供了不同等级的 ECOPACK[®] 封装，具体取决于它们的环保合规等级。ECOPACK[®] 的规格、等级定义和产品状态可在 www.st.com 上查询。ECOPACK[®] 是意法半导体的商标。

图 35. WLCSP49 晶元级芯片尺寸封装



A0XJ_ME_V1

1. 主基准轴 Z 和底座面根据凸块冠的尺寸定义。
2. 根据 JESD 95-1, SPP-010 指定凸块位置。

表 74. WLCSP49 晶元级芯片尺寸封装机械数据⁽¹⁾


符号	毫米			英寸		
	最小值	典型值	最大值	最小值	典型值	最大值
A	0.525	0.555	0.585	0.0207	0.0219	0.0230
A1	-	0.175	-	-	0.0069	-
A2	-	0.380	-	-	0.0150	-
A3 ⁽²⁾	-	0.025	-	-	0.0010	-
b ⁽³⁾	0.220	0.250	0.280	0.0087	0.0098	0.0110
D	3.382	3.417	3.452	0.1331	0.1345	0.1359
E	3.116	3.151	3.186	0.1227	0.1241	0.1254
e	-	0.400	-	-	0.0157	-
e1	-	2.400	-	-	0.0945	-
e2	-	2.400	-	-	0.0945	-
F	-	0.508	-	-	0.200	-
g	-	0.375	-	-	0.148	-
aaa	-	0.100	-	-	1.9291	-
bbb	-	0.100	-	-	0.0039	-
ccc	-	0.100	-	-	0.0039	-
ddd	-	0.050	-	-	0.0020	-
eee	-	0.050	-	-	0.0020	-
N	引脚数					
	49					

1. 英寸值由毫米值换算而来，四舍五入至 4 位小数。
2. 后侧涂层
3. 尺寸是在平行于主基准轴 Z 的最大凸块直径处测得。

器件标记


下图显示了 WLCSP49 封装的标记。

图 36. WLCSP49 标记样例（封装顶视图）



1. 标记为“ES”，“E”或伴随有工程样片通知书的部分，意为尚无品质检测，因此不能用于生产，由此产生的任何后果都与 ST 无关。在任何情况下，ST 都不负责这些工程样片的客户生产使用。在决定使用这些工程样片运行品质检测之前，必须联系 ST 质量部门。

图 37. LQFP64 – 10 × 10 mm 64 引脚薄型正方扁平封装图



1. 图纸未按比例绘制。


5W_ME_V2

表 75. LQFP64 – 10 × 10 mm 64 引脚薄型正方扁平封装机械数据

符号	毫米			英寸 ⁽¹⁾		
	最小值	典型值	最大值	最小值	典型值	最大值
A			1.600			0.0630
A1	0.050		0.150	0.0020		0.0059
A2	1.350	1.400	1.450	0.0531	0.0551	0.0571
b	0.170	0.220	0.270	0.0067	0.0087	0.0106
c	0.090		0.200	0.0035		0.0079
D	11.800	12.000	12.200	0.4646	0.4724	0.4803
D1	9.800	10.000	10.200	0.3858	0.3937	0.4016
D.		7.500				
E	11.800	12.000	12.200	0.4646	0.4724	0.4803
E1	9.800	10.00	10.200	0.3858	0.3937	0.4016
e		0.500			0.0197	
k	0°	3.5°	7°	0°	3.5°	7°
L	0.450	0.600	0.75	0.0177	0.0236	0.0295
L1		1.000			0.0394	
ccc			0.080			0.0031

1. 英寸值由毫米值换算而来，四舍五入至 4 位小数。

图 38. LQFP64 建议封装图




1. 图纸未按比例绘制。
2. 尺寸单位为毫米。

器件标记


下图显示了 LQFP64 封装的标记。

图 39. LQFP64 标记样例（封装顶视图）



1. 标记为“ES”，“E”或伴随有工程样片通知书的部分，意为尚无品质检测，因此不能用于生产，由此产生的任何后果都与 ST 无关。在任何情况下，ST 都不负责这些工程样片的客户生产使用。在决定使用这些工程样片运行品质检测之前，必须联系 ST 质量部门。

图 40. LQFP48 – 7 × 7 mm 48 引脚薄型正方扁平封装图



5B_ME_V2

1. 图纸未按比例绘制。

表 76. LQFP48 – 7 × 7 mm, 48 引脚薄型正方扁平封装机械数据


符号	毫米			英寸 ⁽¹⁾		
	最小值	典型值	最大值	最小值	典型值	最大值
A			1.600			0.0630
A1	0.050		0.150	0.0020		0.0059
A2	1.350	1.400	1.450	0.0531	0.0551	0.0571
b	0.170	0.220	0.270	0.0067	0.0087	0.0106
c	0.090		0.200	0.0035		0.0079
D	8.800	9.000	9.200	0.3465	0.3543	0.3622
D1	6.800	7.000	7.200	0.2677	0.2756	0.2835
D3		5.500			0.2165	
E	8.800	9.000	9.200	0.3465	0.3543	0.3622
E1	6.800	7.000	7.200	0.2677	0.2756	0.2835
E3		5.500			0.2165	
e		0.500			0.0197	
L	0.450	0.600	0.750	0.0177	0.0236	0.0295
L1		1.000			0.0394	
k	0°	3.5°	7°	0°	3.5°	7°
ccc			0.080			0.0031

1. 英寸值由毫米值换算而来，四舍五入至 4 位小数。

器件标记


下图显示了 LQFP48 封装的标记。

图 42. LQFP48 标记样例（封装顶视图）



1. 标记为“ES”，“E”或伴随有工程样片通知书的部分，意为尚无品质检测，因此不能用于生产，由此产生的任何后果都与 ST 无关。在任何情况下，ST 都不负责这些工程样片的客户生产使用。在决定使用这些工程样片运行品质检测之前，必须联系 ST 质量部门。

图 43.32 引线，超薄，紧密排列正方扁平无引线封装 (5 × 5)



1. 图纸未按比例绘制。
2. 在 UFQFPN 封装的下方，有一个裸露的晶片焊盘。此焊盘未内部连至 VSS 或 VDD 电源焊盘。建议将其连至 VSS。
3. 所有引线 / 焊盘还应焊至 PCB，以提高引线的焊接熔点寿命。

表 77.32 引线，超薄，紧密排列正方扁平无引线封装机械数据


符号	毫米			英寸 ⁽¹⁾		
	典型值	最小值	最大值	典型值	最小值	最大值
A	0.550	0.500	0.600	0.0217	0.0197	0.0236
A1	0.020	0.000	0.050	0.0008	0.0000	0.0020
A3	0.200	-	-	0.0079	-	-
b	0.250	0.180	0.300	0.0098	0.0071	0.0118
D	5.000	4.850	5.150	0.1969	0.1909	0.2028
D2	3.450	3.200	3.700	0.1358	0.1260	0.1457
E	5.000	4.850	5.150	0.1969	0.1909	0.2028
E2	3.450	3.200	3.700	0.1358	0.1260	0.1457
e	0.500	-	-	0.0197	-	-

表 77. 32 引线，超薄，紧密排列正方扁平无引线封装机械数据（续）

符号	毫米			英寸 ⁽¹⁾		
	典型值	最小值	最大值	典型值	最小值	最大值
L	0.400	0.300	0.500	0.0157	0.0118	0.0197
ddd	-	-	0.080	-	-	0.0031

1. 英寸值由毫米值换算而来，四舍五入至 4 位小数。

图 44. UFQFPN32 建议封装图




1. 图纸未按比例绘制。
2. 尺寸单位为毫米。

器件标记

下图显示了 UFQFPN32 封装的标记。

图 45. UFQFPN32 标记样例（封装顶视图）



1. 标记为“ES”，“E”或伴随有工程样片通知书的部分，意为尚无品质检测，因此不能用于生产，由此产生的任何后果都与 ST 无关。在任何情况下，ST 都不负责这些工程样片的客户生产使用。在决定使用这些工程样片运行品质检测之前，必须联系 ST 质量部门。

7.2 热特性

芯片最高结温 (T_{Jmax}) 不得超过 [表 23: 通用工作条件](#) 中给出的值。

芯片最高结温 (T_{Jmax}) 以摄氏度表示, 可使用如下公式计算:

$$T_{Jmax} = T_{Amax} + (P_{Dmax} \times \Theta_{JA})$$

其中:

- T_{Amax} 表示最高环境温度, 以 °C 表示,
- Θ_{JA} 为封装结点至环境的热阻, 以 °C/W 表示,
- P_{Dmax} 是 P_{INTmax} 与 $P_{I/Omax}$ 之和 ($P_{Dmax} = P_{INTmax} + P_{I/Omax}$),
- P_{INTmax} 为 I_{DD} 与 V_{DD} 的乘积, 以瓦特表示。它是芯片的最大内部功率。

$P_{I/Omax}$ 表示输入引脚的最大功率耗散, 其中:

$$P_{I/Omax} = \Sigma (V_{OL} \times I_{OL}) + \Sigma ((V_{DD} - V_{OH}) \times I_{OH}),$$

考虑了应用中 I/O 在低电平和高电平状态下的实际 V_{OL}/I_{OL} 和 V_{OH}/I_{OH} 。

表 78. 封装热特性

符号	参数	值	单位
Θ_{JA}	结到环境热阻 LQFP64 - 10 × 10 mm / 0.5 mm 间距	45	°C/W
	结到环境热阻 LQFP48 - 7 × 7 mm	55	
	结到环境热阻 WCSP49 - 3.4 × 3.4 mm	49	
	结到环境热阻 UFQFN32 - 5 × 5 mm	37	

7.2.1 参考文档

《JESD51-2 集成电路热试验方法环境条件 - 自然对流 (静止空气)》。可从 www.jedec.org 下载

7.2.2 选择产品温度范围

订购微控制器时，[第 8 章节：部件编号](#)所示的订货代码中指定了温度范围。

每个温度范围后缀对应一个最大功耗下可保证功能的特定环境温度以及一个特定的最大结温。

由于各种应用中通常不会在最大功耗的状态下使用 STM32F301x6 STM32F301x8，因此计算准确的功耗和结温有助于确定适合应用的温度范围。

下面的示例说明了如何计算给定应用所需的温度范围。

例 1：高性能应用

假设应用条件如下：

最大环境温度 $T_{Amax} = 82\text{ °C}$ （根据 JESD51-2 测量）， $I_{DDmax} = 50\text{ mA}$ ， $V_{DD} = 3.5\text{ V}$ ；

$I_{OL} = 8\text{ mA}$ ， $V_{OL} = 0.4\text{ V}$ 时，处于低电平的输出中最多可同时使用 3 个 I/O 端口；

$I_{OL} = 20\text{ mA}$ ， $V_{OL} = 1.3\text{ V}$ 时，处于低电平的输出中最多可同时使用 2 个 I/O 端口

$$P_{INTmax} = 50\text{ mA} \times 3.5\text{ V} = 175\text{ mW}$$

$$P_{IOmax} = 3 \times 8\text{ mA} \times 0.4\text{ V} + 2 \times 20\text{ mA} \times 1.3\text{ V} = 61.6\text{ mW}$$

由此得出： $P_{INTmax} = 175\text{ mW}$ 和 $P_{IOmax} = 61.6\text{ mW}$ ；

$$P_{Dmax} = 175 + 61.6 = 236.6\text{ mW}$$

因此： $P_{Dmax} = 236.6\text{ mW}$

根据 [表 78](#) 中的数据，按如下公式计算 T_{Jmax} ：

– 对于 LQFP64， 45 °C/W

$$T_{Jmax} = 82\text{ °C} + (45\text{ °C/W} \times 236.6\text{ mW}) = 82\text{ °C} + 10.65\text{ °C} = 92.65\text{ °C}$$

结果在后缀为 6 的器件的温度范围 ($-40 < T_J < 105\text{ °C}$) 内。

在这种情况下，至少应订购温度范围后缀为 6 的器件（请参见 [第 8 章节：部件编号](#)）。

例 2: 高温应用

使用同样的规则，只要结温 T_J 保持在指定范围内，应用即可在高温度环境下以低功耗运行。

假设应用条件如下：

最大环境温度 $T_{Amax} = 115\text{ °C}$ （根据 JESD51-2 测量）， $I_{DDmax} = 20\text{ mA}$ ， $V_{DD} = 3.5\text{ V}$ ； $I_{OL} = 8\text{ mA}$ ， $V_{OL} = 0.4\text{ V}$ 时，处于低电平的输出中最多可同时使用 9 个 I/O 端口

$$P_{INTmax} = 20\text{ mA} \times 3.5\text{ V} = 70\text{ mW}$$

$$P_{IOmax} = 9 \times 8\text{ mA} \times 0.4\text{ V} = 28.8\text{ mW}$$

由此得出： $P_{INTmax} = 70\text{ mW}$ 和 $P_{IOmax} = 28.8\text{ mW}$ ：

$$P_{Dmax} = 70 + 28.8 = 98.8\text{ mW}$$

因此： $P_{Dmax} = 98.8\text{ mW}$

根据表 78 中的数据，按如下公式计算 T_{Jmax} ：

– 对于 LQFP100， 45 °C/W

$$T_{Jmax} = 115\text{ °C} + (45\text{ °C/W} \times 98.8\text{ mW}) = 115\text{ °C} + 4.44\text{ °C} = 119.44\text{ °C}$$

结果在后缀为 7 的器件的温度范围 ($-40 < T_J < 125\text{ °C}$) 内。

在这种情况下，至少应订购温度范围后缀为 7 的器件（请参见第 8 章节：部件编号）。

8 部件编号

表 79. 订货代码

示例: STM32

F 301 R 8 T 6 xxx

器件系列

STM32 = 基于 ARM® 的 32 位微控制器

产品类型

F = 通用型

器件子系列

301 = STM32F301xx, 工作电压 2.0 至 3.6 V

引脚数

K = 32 个引脚

C = 48 或 49 个引脚

R = 64 个引脚

Flash 大小

6 = 32 KB Flash

8 = 64 KB Flash

封装

T = LQFP

Y = WLCSP

U = UFQFPN

温度范围

6 = 工业级温度范围, -40 到 85 °C

7 = 工业级温度范围, -40 到 105 °C

选件

xxx = 已编程部件

TR = 卷带式包装

9 修订历史

表 80. 文档修订历史

日期	版本	变更
2014 年 4 月 10 日	1	初始版本。
2014 年 5 月 13 日	2	更新了表 13: STM32F301x6/8 引脚定义。 在表 20: 电压特性中, 增加了 Boot0 引脚上的输入电压。
2014 年 12 月 01 日	3	进行了下列更改: <ul style="list-style-type: none"> - 向特性增加了“互连矩阵”, - 在表 2: STM32F301x6/8 器件特性和外设数量中增加了定时器相关的信息, - 在表 2: STM32F301x6/8 器件特性和外设数量中, 更新了 32 引脚封装的比较器数目 - 更新了图 1: STM32F301x6/8 框图, - 更新了第 3.5.1 章节: 电源方案并增加了表 3: 模拟外设的外部模拟供电值, - 在表 13: STM32F301x6/8 引脚定义中, 关于 PA4 和 PA6 引脚的触摸感应灵敏度增加了一个表格脚注, - 将 USARTx_RTS 重命名为 USARTx_RTS_DE, 其中 x=1、2、3, - 在表 29: VDD = 3.6V 时, VDD 电源的典型和最大电流消耗中, 更新了 48 MHz 时的 I_{DD} 值 (供电电流处于运行模式, 从 RAM/ 外部时钟 (HSE 旁路) 执行, - 在表 38: 低功耗模式唤醒时间中, 更新了 t_{WUSTOP} 的最大值, - 更新了图 18: 焊接部分的 HSI 振荡器精度特性结果和表 43: HSI 振荡器特性, - 更新了 T_A=25 摄氏度时, 停止模式的供电电流值, 示于表 31: 停机和待机模式下的典型和最大 V_{DD} 消耗中, - 在第 6 章节: 电气特性中, 将所有 V_{DDA} 监控替换为 V_{DDA} 监控器, - 向图 43: 32 引线, 超薄, 紧密排列正方扁平无引线封装 (5 × 5) 增加了脚注, - 更新了标记信息 (图 36: WLCSP49 标记样例 (封装顶视图)、图 39: LQFP64 标记样例 (封装顶视图)、图 42: LQFP48 标记样例 (封装顶视图)、图 45: UFQFPN32 标记样例 (封装顶视图))。

重要通知 - 请仔细阅读

意法半导体公司及其子公司 (“ST”) 保留随时对 ST 产品和 / 或本文档进行变更、更正、增强、修改和改进的权利，恕不另行通知。买方在订货之前应获取关于 ST 产品的最新信息。ST 产品的销售依照订单确认时的相关 ST 销售条款。

买方自行负责对 ST 产品的选择和使用，ST 概不承担与应用协助或买方产品设计相关的任何责任。

ST 不对任何知识产权进行任何明示或默示的授权或许可。

转售的 ST 产品如有不同于此处提供的信息的规定，将导致 ST 针对该产品授予的任何保证失效。

ST 和 ST 徽标是 ST 的商标。所有其他产品或服务名称均为其各自所有者的财产。

本文档中的信息取代本文档所有早期版本中提供的信息。

© 2015 STMicroelectronics - 保留所有权利